[发明专利]图像处理电路

权利要求书

1.一种图像处理电路，包含：

至少一个处理单元，每一处理单元用于执行迭代调整图像增强的迭代，且每一处理单元包含：

第一像素撷取模块，用于按光栅扫描顺序输入第一图像的像素数据并撷取该第一图像的第一图像区块的像素数据；

参考像素撷取模块，用于按该光栅扫描顺序输入参考图像的像素数据并撷取该参考图像的参考图像区块的像素数据，其中关于该参考图像的该参考图像区块的相对位置与尺寸，对应于关于该第一图像的该第一图像区块的相对位置与尺寸；

误差计算模块，用于根据该第一图像的像素数据与该参考图像的像素数据执行误差计算，以产生与该第一图像区块的特定像素有关的一个或多个迭代误差项；以及

更新模块，用于基于与该特定像素有关的该一个或多个迭代误差项更新该特定像素，以产生用于该迭代的该第一图像的更新版本。

2.如权利要求1所述的图像处理电路，其特征在于，该第一像素撷取模块用于改变与对齐关于该第一图像的该第一图像区块的相对位置，且该参考像素撷取模块用于改变与对齐关于该参考图像的该参考图像区块的相对位置，以促使该更新模块更新该第一图像的每一像素。

3.如权利要求1所述的图像处理电路，其特征在于，该图像处理电路包含串联的多个处理单元；以及该处理单元分别用于执行该迭代调整图像增强的多个迭代。

4.如权利要求3所述的图像处理电路，其特征在于，串联的该多个处理单元未使用该多个处理单元之间的任何回馈路径来执行该迭代调整图像增强的多个迭代。

5.如权利要求1所述的图像处理电路，其特征在于，

该第一像素撷取模块包含：

多个第一图像延迟线，每一第一图像延迟线具有与该第一图像的第一图像宽度相等的延迟单元数，其中该多个第一图像延迟线用于输入该第一图像的像素数据；以及

多个第一图像缓冲器集合，耦接于该多个第一图像延迟线，其中该多个第一图像缓冲器集合用于撷取该第一图像区块的像素数据；

以及该参考像素撷取模块包含：

多个参考图像延迟线，每一参考图像延迟线具有与该参考图像的参考图像宽度相等的延迟单元数，其中该多个参考图像延迟线用于输入该参考图像的像素数据；以及

多个参考图像缓冲器集合，耦接于该多个参考图像延迟线，其中该多个参考图像缓冲器集合用于撷取该参考图像区块的像素数据。

6.如权利要求5所述的图像处理电路，其特征在于，该第一图像宽度与该参考图像宽度以像素作为量测单位。

7.如权利要求1所述的图像处理电路，其特征在于，该误差计算模块用于从该第一像素撷取模块以并行方式读取该第一图像区块的各个像素的像素数据；以及该误差计算模块用于从该参考像素撷取模块以并行方式读取该参考图像区块的各个像素的像素数据。

8.如权利要求1所述的图像处理电路，其特征在于，在该至少一个处理单元中的每一者的多个输出端与多个输入端之间不存在像素数据回馈路径。

9.如权利要求1所述的图像处理电路，其特征在于，该第一图像的分辨率大于该参考图像的分辨率。