[发明专利]基于预测编码的CMOS数字像素传感器噪声消除装置

说明书

技术领域

本发明涉及CMOS图像传感器，尤其涉及基于预测编码的CMOS数字像素传感器（Digital Pixel Sensor,DPS）中消除kTC噪声和固定模式噪声的方法，具体讲，涉及基于预测编码的CMOS数字像素传感器噪声消除方法。 

背景技术

随着CMOS工艺和图像传感器技术的不断完善，具有数字化、智能化像素的CMOS图像传感器发展迅速。CMOS DPS比传统的CMOS图像传感器有全并行处理、信噪比高、功耗低、寄生效应小等优势。其中，基于预测编码的CMOS DPS能够同步实现图像压缩和像素级A/D，大大提高了像素填充因子，进一步改善了CMOS DPS性能，成为CMOS DPS技术的主要发展趋势。 

任何图像都有许多由信息相同或相近的相邻像素组成的区域。基于预测编码的CMOSDPS利用图像在空间上的相关性，以传统的脉冲宽度调制(Pulse Width Modulation,PWM)数字像素为基础，将整个像素阵列视为一定规模的相邻像素子阵列组成的区域集合。如图1所示，在每个方块中取出最亮像素的积分时间作为该方块的预测值，进行8-bit计数值存储；其余像素只采集其与最亮像素积分时间的差值，对这一差值进行2-bit量化、存储。这样就实现了图像传感器的同步数据压缩和模数转换，通过传输、处理小幅度的差值可以减少数据冗余，使每个像素中的存储器位数减少至2-bit。该系统的整体架构如图2所示。传感器像素阵列为方阵结构，以4×4相邻像素为单位进行分组，将整个阵列分成若干个方块。每个方块由16个PWM数字像素构成。行/列选通控制电路与各个方块相连，在像素读出阶段以方块为单位进行扫描，以读出单元块的存储数据。外部有全局计数器与每个方块的块级计数器数据输入端相连接。PWM数字像素电路由图3所示，包括：复位管、光电二极管PD、像素级比较器和2-bit像素级存储器。 

由于CMOS工艺上的缺陷和CMOS DPS的工作特点，CMOS DPS中存在由像素复位操作产生的热噪声（即kTC噪声）以及由失调引起的固定模式噪声(Fixed Pattern Noise,FPN)，严重影响着传感器的图像质量。因此，需要对CMOS DPS进行噪声抑制。但是，现有的相关双采样(Correlated Double Sample,CDS)技术不适用于基于预测编码的CMOS DPS。为了获得高性能的传感器，必须设法消除基于预测编码的CMOS DPS中的噪声。 

发明内容

本发明旨在克服现有技术的不足，消除kTC噪声和FPN，并且尽可能地减小新增电路对填充因子的影响，同时保证系统同步数字读出的特性，提供一种基于预测编码的CMOS数字像素传感器噪声消除方法，为达到上述目的，本发明采取的技术方案是，基于预测编码消除噪声的CMOS数字像素传感器，包括：传感器像素阵列划分为4×4的方块，每个方块电路结构相同，包括：4×4个PWM数字像素、1个2-bit块级计数器、2个8-bit块级存储器即低 参考电压块级存储器和高参考电压块级存储器，以及逻辑控制模块；每个PWM数字像素电路包括：复位管、光电二极管PD、像素级比较器和2-bit像素级存储器；PWM数字像素通过复位管复位后，将像素级比较器的参考电压先接入较高电压，像素级比较器将光电二极管PD节点电压先与高参考电压相比较，当PD节点电压小于高参考电压时，比较器输出翻转；当PD节点电压小于低参考电压时，比较器输出作为像素级存储器的“写”控制信号；所述像素级存储器用于存储差值信息，其输入数据由相应方块的块级计数器提供。 

所述逻辑控制模块的输入为方块中16个PWM像素的比较器输出信号，逻辑控制模块有两个输出脉冲信号：一个在高比较器参考电压下16个输入信号翻转最早的时刻产生，另一个在低比较器参考电压下16个输入信号翻转最早的时刻产生；前者同时作为高参考电压块级存储器的“写”控制信号和参考电压高低转换的控制信号；当前者出现时，方块内各个像素级比较器的参考电压转变为低参考电压值；后者则同时作为低参考电压块级存储器的“写”控制信号和块级计数器的启动信号。 

所述低参考电压块级存储器用来存储低比较器参考电压下的预测值；高参考电压块级存储器用来存储高比较器参考电压下的预测值；所有块级存储器的输入数据均由传感器像素阵列外围的8-bit全局计数器提供。 

本发明的技术特点及效果：