[发明专利]用于提供校准的片上终端阻抗的技术

说明书

本申请是申请号为2007101465595，申请日为2007年8月21日，发明名称为“用于提供校准的片上终端阻抗的技术”的专利申请的分案申请。

技术领域

本发明涉及电子电路，且更具体地说，涉及用于在集成电路上提供校准的片上终端阻抗的技术。

背景技术

当传输线的阻抗和发射器和/或接收器的阻抗不匹配时，传输线上会出现信号反射。反射的信号可以与传输的信号干扰，引起失真并降低信号的完整性。

为了解决此问题，传输线通过匹配阻抗被电阻地端接/终接（terminate）以最小化或消除信号反射。集成电路封装上的输入/输出（I/O）管脚通常通过将外部终端电阻器耦连到适当的I/O管脚进行端接。然而，许多集成电路封装要求大量的终端电阻器，原因是有大量的I/O管脚。因此，变得更加普遍的是：利用片上终端（OCT）电路来电阻地端接传输线，从而减小外部元件的数量和节约板的面积。

为了提高片上终端（OCT）电路的准确性，使用片外电阻器作为参考值，校准电路可用来校准片上终端电路。未校准的片上终端电路的容差可以在+/-30%的额定值的范围内。校准电路可以改善片上终端电路的容差范围，例如将其改善到+/-20%之内。

然而，在许多应用中，要求有更高的准确度。因此，希望能进一步改进片上终端电路的容差范围，而不会造成集成电路的管芯尺寸的显著增加。

发明内容

本发明提供了用于校准集成电路上的片上终端阻抗的技术。片上终端（OCT）校准电路生成校准码，所述校准码选择性地控制一组并联连接的晶体管的导通状态。OCT校准电路选择一个使晶体管的阻抗接近匹配阻抗值的校准码。所选择的校准码被发送到输入或输出缓冲器以控制管脚处的片上终端阻抗。

根据本发明的一些实施例，OCT校准电路将来自晶体管的信号和两个或更多个参考信号进行比较，以便改善已校准的片上终端阻抗的容差范围。可以使用两个或更多个比较器将来自晶体管的信号和两个或更多个参考信号进行比较。可选地，可以使用选择逻辑电路将来自晶体管的信号和两个或更多个参考信号进行比较。

根据本发明的其它实施例，OCT校准电路使用控制信号来控制附加晶体管的导通状态。附加晶体管与其它晶体管并联连接。在附加晶体管接通之后，OCT校准电路根据来自晶体管的信号选择校准码。用于控制附加晶体管的控制信号不用来控制片上终端阻抗。

通过考虑以下详细的说明书和附图，本发明的其它目标、特征和优点将变得很明显。

附图说明

图1A图解说明了根据本发明的一个实施例，使用两个比较器将管脚处的电压和两个参考电压进行比较的片上终端（OCT）校准电路的下拉部分。

图1B图解说明了根据本发明的一个实施例，使用两个比较器将管脚处的电压和两个参考电压进行比较的片上终端（OCT）校准电路的上拉部分。

图1C是根据图1A的实施例的一个示例实现方式说明了接近两个参考电压的两个管脚电压的图。

图1D是根据图1B的实施例的一个示例实施方式说明了接近两个参考电压的两个管脚电压的图。

图1E图解说明了一个缓冲器电路，其向管脚提供校准的片上终端阻抗，以响应根据本发明的技术所生成的校准码。

图2A图解说明了根据本发明的一个实施例，使用三个比较器将管脚处的电压和三个参考电压进行比较的片上终端（OCT）校准电路的下拉部分。

图2B图解说明了根据本发明的一个实施例，使用三个比较器将管脚处的电压和三个参考电压进行比较的片上终端（OCT）校准电路的上拉部分。

图2C是说明在图2A的实施例的示例实现方式中使用的参考电压的相对值的图。

图2D是说明在图2B的实施例的示例实现方式中使用的参考电压的相对值的图。

图3A图解说明了根据本发明的一个实施例，使用一个比较器和参考电压选择逻辑将管脚处的电压和三个参考电压进行比较的片上终端（OCT）校准电路的下拉部分。

图3B图解说明了根据本发明的一个实施例，使用一个比较器和参考电压选择逻辑将管脚处的电压和三个参考电压进行比较的片上终端（OCT）校准电路的上拉部分。

图3C是说明在图3A-3B的实施例的示例实施方式中使用的参考电压的相对值的图。

图4A图解说明了根据本发明的一个实施例，使用一个比较器和参考电压选择逻辑将管脚处的电压和两个参考电压进行比较的片上终端（OCT）校准电路的下拉部分。