[发明专利]用于管理无序毫码控制操作的方法和系统

说明书

技术领域

本发明一般涉及微处理器，更具体地涉及管理复杂指令的无序执行。

背景技术

诸如微处理器系统的当代电子计算系统典型地包括被配置为接收并处理指令的处理器和数据路径。一般地，指令是“简单的”或“复杂的”。典型的简单指令包含单个操作，诸如，例如从存储器加载或存储。公共精简指令集计算机（RISC）只采用简单指令。复杂指令典型地包含多于一个单个操作（诸如，加/存储）。公共复杂指令集计算机（CISC）采用复杂指令，并且有时也采用简单指令。

这些当代处理器内核利用各种技术提升性能。一个这样的技术是并行指令执行。例如，可以在不同的执行单元中并行执行尤其是定点（fixed-point）单元指令和二进制浮点单元指令等。这可以是超标量（superscalar），或者甚至对于“简单”类型指令是无序的。然而，一般需要在毫码（millicode）中执行由诸如CISC体系架构的体系架构使用的复杂指令。在毫码中执行的此需求使得这些复杂指令的并行和无序执行困难（如果并非不可能）。

发明内容

在一个实施例中，公开了用于管理处理器内的指令的方法。该方法包括在处理器的恢复单元接收修改驻留在该恢复单元内的控制寄存器的指令。该恢复单元从通用寄存器接收与该指令关联的第一数据集。由该恢复单元从该控制寄存器取出与该指令关联的第二数据集。该恢复单元对所述第一数据集和所述第二数据集执行至少一个二进制逻辑操作。

在另一实施例中，公开了包括用于管理处理器内的指令的恢复单元的信息处理系统。信息处理系统包括存储器、以及通信地耦接至该存储器的处理器。该处理器包括被配置为执行方法的恢复单元。该方法包括接收修改驻留在该恢复单元内的控制寄存器的指令。该恢复单元从通用寄存器接收与该指令关联的第一数据集。该恢复单元从该控制寄存器取出与该指令关联的第二数据集。该恢复单元对所述第一数据集和所述第二数据集执行至少一个二进制逻辑操作。

在又一实施例中，公开了用于管理处理器内的指令的计算机程序产品。该计算机程序产品包括存储介质，其是处理电路可读的、且存储用于由该处理电路执行以执行方法的指令。该方法包括在该处理器的恢复单元接收修改驻留在该恢复单元内的控制寄存器的指令。该恢复单元从通用寄存器接收与该指令关联的第一数据集。该恢复单元从该控制寄存器取出与该指令关联的第二数据集。该恢复单元对所述第一数据集和所述第二数据集执行至少一个二进制逻辑操作。

附图说明

附图用于进一步图示各个实施例并说明全部依据本发明的各个原理和优点，其中，贯穿各个视图，同样的参考标记指示相同或者功能上类似的元件，并且，附图与下面的详细描述一起并入到说明书中并且形成说明书的一部分，其中：

图1图示了根据本发明的一个实施例的操作环境的一个示例；

图2图示了根据本发明的一个实施例的处理内核的详细视图；

图3图示了根据本发明的一个实施例的用于无序地执行毫码控制操作的执行流水线（pipeline）的一个示例。

图4图示了根据本发明的一个实施例的用于修改毫码控制寄存器的数据路径的一个示例；

图5A-5B图示了根据本发明的一个实施例的用于管理在处理器的恢复单元内执行的无序指令之间的依赖性的机制的一个示例；

图6是图示根据本发明的一个实施例的用于管理无序复杂指令的过程的一个示例的操作流程图；

图7是图示根据本发明的一个实施例的管理在处理器的恢复单元内执行的指令的依赖性的一个示例的操作流程图；以及

图8是图示根据本发明的一个实施例的检测在处理器的恢复单元的执行流水线内的清除（flush）条件的一个示例的操作流程图。

具体实施方式

如所需的，这里公开了本发明的详细实施例；然而，应理解，所公开的实施例仅仅是可以以各种形式体现的本发明的示例。因此，这里公开的具体结构和功能细节不被解释为限制，而是仅仅作为权利要求的基础、以及作为用于教示本领域技术人员以几乎任何适当的详细结构和功能来不同地采用本发明的代表性基础。此外，这里使用的术语和措词不意图限制；而是提供本发明的可理解的描述。