[发明专利]sigma-delta调制器

说明书

技术领域

本发明属于信号处理技术领域，尤其涉及一种sigma-delta调制器。

背景技术

模数转换器(ADC)在信号处理中起了一个非常重要的作用。在数字音频、数字电视、图像编码及频率合成等领域需要大量的数据转换器。由于超大规模集成电路的尺寸和偏压不断减少，模拟器件的精度和动态范围也不断降低，对于实现高分辨率的ADC是一种挑战。高阶多位sigma-delta ADC由于不需要采样保持电路，电路规模小，可以实现较高的分辨率，因此在实际中得到广泛的应用。

Sigma-delta调制技术自二十世纪六十年代诞生以来，经过若干年的发展，现已成为超大规模集成电路系统中实现高性能模数转换接口电路的主流技术之一。基于sigma-delta调制技术的sigma-delta数据转换器，结合应用过采样技术和噪声整形技术，能够把量化噪声推到高频端，从而显著的提高数据转换器的信噪比。简而言之，Sigma-delta调制器用以将一连续时间，连续幅度的输入信号转换成为一离散时间，离散幅度的输出序列。

如上文所述，Sigma-delta ADC采用过采样技术跟噪声整形技术相结合，对量化噪声进行双重抑制，从而实现高精度模数转换。过采样技术和噪声整形技术分别介绍如下：

过采样---sigma-delta ADC采用远远高于Nyquist频率的时钟对输入信号进行采样，使得量化噪声的功率分布在更宽的频带内，这样就减少了信号频带内的噪声。

噪声整形---噪声整形可以进一步提高转换器的信噪比。利用高通滤波器的特性，将低频部分的量化噪声移到高频部分，减少了信号带宽内的噪声。高通滤波器的阶数和采样频率越高，信号带宽内的噪声就越小。但阶数越高，系统就会变得越不稳定。实现噪声整形的一种常见方法就是采用sigma-delta调制器。

在实际的设计中，需要根据设计指标、稳定性和动态范围等进行折中考虑。对于单环路高阶(三阶以上)sigma-delta ADC来说，最大的问题就是稳定性。为了保持高阶SDM(sigma-delta modulator)的稳定性，我们可以使用多位量化器，但这会增加后续内部DAC的设计难度，如果处理不妥当会产生大量的谐波分量，反而使sigma-delta ADC的性能下降。

Sigma-delta调制器主要由一个A/D转换器、一个D/A转换器和一系列的串联积分器组成。积分器的个数决定了sigma-delta调制器的阶数。如：单环路调制器中有三个积分器串联，则此单环路sigma-delta调制器就称为单环路三阶sigma-delta调制器。

Sigma-delta调制器的主要性能指标为：动态范围(DR)、信噪比(SNR)、信噪失真比(SNDR)、有效位数(ENOB)、以及过载度(OL)。

在传统的多比特sigma-delta ADC结构中，反馈回路需要使用多比特DAC，由于多比特DAC内部元件(如电容)的不匹配导致其线性度下降，DAC产生非线性噪声，使得整个sigma-delta调制器系统性能下降。在传统多比特sigma-deltaADC结构中，并没有对多比特DAC非线性噪声进行处理，进而影响调制器SNR以及SNDR的进一步提升。

为了使单环sigma-delta调制器能够稳定，经验上量化噪声传输函数的最大通带增益在一位量化器设计下必须小于1.5，在二位量化器设计下必须小于2.5，在三位量化器设计下必须小于3.5，以及在四位量化器设计下必须小于5。

图1为传统实施例的三阶级联多比特sigma-delta调制器。首先输入的模拟信号X馈送到第一加法器的一个输入端口；第一加法器的输出端口与第一积分器的输入端口进行相连。第一积分器的输出端口分别与第二加法器以及第一模数转换器的输入端口相连；第二加法器2的输出端口与第三加法器3的输入端口相连；第二积分器2的输出端口与第四加法器4的一个输入端口相连；第四加法器4的输出端口与第三积分器3的输入端口相连；第三积分器3的输出端口与第二模数转换器的输入端口相连；第一模数转换器、第二模数转换器的一路输出作为数字信号输出，而另一路输出则分别送入到第一数模转换器、第二数模转换器；上述两个数模转换器把转换后的模拟信号分为三路：第一路模拟信号反馈回输入端第一加法器的另一个输入端口；第二路模拟信号反馈回输入端第三加法器的另一个输入端口；第三路模拟信号通过增益系数Gain1反馈回第四加法器的另一个输入端口。第一模数转换器、第二模数转换器输出的数字信号分别通过第一数字电路1、第二数字电路得到最终的数字信号Y并输出。