[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种铜互连金属扩散阻挡层的形成方法。

背景技术

当CMOS的制造工艺节点达到45nm及以下时，在布线阶段使用低k/超低k值材料构成层间介电层以降低RC延迟。在使用双大马士革工艺在所述层间介电层中形成用于填充铜互连金属的通孔和沟槽之后，分别依次沉积铜互连金属扩散阻挡层、铜互连金属；接着，研磨所述铜互连金属层以露出所述层间介电层。由于低k/超低k值材料构成的所述层间介电层的机械强度很差，在上述研磨的过程中，所述层间介电层会受到一定程度的破坏。

所述铜互连金属扩散阻挡层的材料通常为Ta/TaN，由于所述Ta/TaN阻挡层只能阻止铜金属互连线向下层层间介电层中的扩散，因此，应用可靠性更高的合金CuMn来作为铜互连金属扩散阻挡层的材料。但是，在研磨所述铜互连金属层以露出所述层间介电层的过程中，由于应力的作用，在所述合金CuMn层构成的铜互连金属扩散阻挡层和所述层间介电层的界面处会出现层间脱离现象，从而影响CMOS的性能。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上依次形成一蚀刻停止层和一层间介电层；形成用于填充铜互连金属的沟槽和通孔；在所述沟槽和通孔的侧壁及底部形成一含碳和氮的覆盖层；形成一合金CuMn层，以覆盖所述覆盖层以及所述通孔的底部；形成一铜互连金属层，以填满所述沟槽和通孔；研磨所述铜互连金属层，以露出所述覆盖层。

进一步，采用化学气相沉积工艺形成所述蚀刻停止层和所述层间介电层。

进一步，所述蚀刻停止层的材料为SiCN或SiC。

进一步，所述层间介电层的构成材料为具有低k/超低k值的材料。

进一步，采用双大马士革工艺形成所述沟槽和通孔。

进一步，所述双大马士革工艺的顺序为先形成通孔后形成沟槽。

进一步，所述双大马士革工艺为一体蚀刻工艺。

进一步，所述一体蚀刻工艺包括下述步骤：在所述层间介电层上形成一金属硬掩膜层；在所述金属硬掩膜层上形成用于蚀刻所述通孔的图形；在所述图案化的金属硬掩膜层上再形成一层间介电层；在该层层间介电层上形成光刻胶，并在所述光刻胶上形成用于蚀刻所述沟槽的图形；执行一等离子体干法蚀刻过程，以形成所述沟槽和通孔。

进一步，所述金属硬掩膜层的构成材料为TiN或BN。

进一步，采用化学气相沉积工艺形成所述覆盖层。

进一步，所述覆盖层由自下而上依次层叠的掺杂碳的硅材料层和掺杂碳与氮的硅材料层构成。

进一步，所述覆盖层由自下而上依次层叠的SiC层和SiCN层构成。

进一步，所述覆盖层的厚度不小于400埃。

进一步，在形成所述合金CuMn层之前，还包括采用氩离子溅射工艺去除位于所述通孔底部的覆盖层和蚀刻停止层的步骤。

进一步，采用物理气相沉积工艺形成所述合金CuMn层。

进一步，采用电镀工艺形成所述铜互连金属层。

进一步，在所述研磨步骤之后或之前，还包括一固化步骤。

进一步，所述固化为热固化或紫外线固化。

进一步，在所述固化过程中，部分合金CuMn层被氧化形成铜互连金属层扩散阻挡层。

根据本发明，在研磨所述铜互连金属层以露出所述层间介电层的过程中，可以避免应力作用导致的在由所述合金CuMn层构成的铜互连金属扩散阻挡层和所述层间介电层的界面处出现的层间脱离现象。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1E为本发明提出的铜互连金属扩散阻挡层的形成方法的各步骤的示意性剖面图；

图2为本发明提出的铜互连金属扩散阻挡层的形成方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。