[发明专利]一种Turbo码编码方法与编码器

说明书

技术领域

本申请涉及无线通信技术领域，尤其涉及一种Turbo码编码方法与编码器。 

背景技术

无线通信相对有线通信而言，其数据传输的带宽资源有限，且传输信道环境较为恶劣。为提高数据传输效率，数据传输时通常需要对信道内的数据流进行编码，以降低误码率，进而增强信道可靠性。Turbo码是二十世纪九十年代提出的一种重要的新型无线信道编码方式，该编码不仅在信道信噪比较低的高噪声环境下性能优越，而且还具有较强的抗衰落、抗干扰的能力。基于这些独特的优点，Turbo码日益成为无线通信技术领域研究的热门课题。 

现有技术中，Turbo码的编码实现通常包括两种方式：一是采用DSP(Digital Signal Processing数字信号处理)进行串行编码，二是采用FPGA(Field Programmable Gate Array，现场可编程门阵列)进行并行编码。虽然并行编码处理速率比串行处理快，但其输入输出速率必须对称，才能保证Turbo码编码的正常实现。参见图1，该图示出了LTE(Long Term Evolution，长期项目演进)系统内实现Turbo码编码的现有编码器。该图中c_k表示上游模块输入到Turbo码编码器的输入码流，c’_k表示c_k经过Turbo码编码器内的交织器后的码流，x_k表示Turbo码编码器输出的系统码流，z_k和z’_k分别表示Turbo码编码器输出的第一校验码和第二校验码。该编码器编码过程中，其上游模块向编码器的输入速率与编码器向下游模块的输出速率必须对称，即c_k与x_k、z_k和z’_k的数据位数必须保持一致，比如输入码流为4bit，输出码流也为4bit，否则，将无能实现Turbo码的正常编码。 

然而，由于各种原因，编码器的上下游模块对编码器数据速率的要求存 在差别，即出现编码器输入与输出速率不对称的现象。这种情形下，现有编码器将无法实现Turbo码编码。 

发明内容

有鉴于现有技术不能实现非对称速率情况下的Turbo码编码的问题，本申请实施例提供了一种Turbo码编码方法与编码器，以实现编码器的上下游模块不对称速率情况下的Turbo码编码。 

本申请实施例提供的Turbo码编码方法包括： 

接收用于表征待编码块大小的第一参数； 

根据第一参数、第二参数和第三参数计算交织地址，所述第二参数、第三参数为与第一参数具有对应关系的预置参数； 

根据所述交织地址读取缓存的待编码块的数据； 

将顺序读取的缓存的待编码块的数据和根据交织地址读取的待编码块的数据进行递归系统卷积编码后输出。 

优选地，在接收到第一参数后触发待编码块的数据缓存操作。 

进一步优选地，在待编码块的数据缓存完毕后触发交织地址计算操作。 

优选地，所述根据第一参数、第二参数和第三参数计算交织地址具体包括： 

获取递推初始值； 

按照下式计算交织后的第i个数据和交织前第∏(i+m)个数据的递推关系： 

∏(i+m)＝mod((∏(i)+mod((mf₁+m²f₂)，K)+mod(2mi·f₂，K))，K) 

式中：i的取值范围为0到(K-1)，m为并行处理的数据个数，∏(0)为获取的递推初始值，K为表征待编码块大小的第一参数，f₁为第二参数，f₂为第二参数； 

根据上述递推关系确定交织地址。 

进一步优选地，对递推关系中的mod((mf₁+m²f₂)，K)的数值进行存储。 

优选地，所述缓存待编码块的数据速率与经过递归系统卷积编码后的数 据输出速率满足如下关系： 

经递归系统卷积编码后的数据输出速率与缓存待编码块的数据速率之比为2的整数次方。 

本申请实施例还提供了一种Turbo编码器。该编码器包括：接收单元、交织单元、读取单元和编码单元，以及用于缓存待编码块数据的缓存单元，其中： 

所述接收单元，用于接收表征待编码块大小的第一参数；