[发明专利]在低位错GaN纳米柱上外延LED的方法无效
申请号: | 201210184531.1 | 申请日: | 2012-06-06 |
公开(公告)号: | CN102683523A | 公开(公告)日: | 2012-09-19 |
发明(设计)人: | 吴奎;魏同波;闫建昌;刘喆;王军喜;李晋闽 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | H01L33/00 | 分类号: | H01L33/00 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 汤保平 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 低位 gan 纳米 外延 led 方法 | ||
1.一种在低位错GaN纳米柱上外延LED的方法,包括如下步骤:
1)用碱液或混酸腐蚀蓝宝石衬底上的GaN模以形成六角微坑;
2)采用ICP的方法,继续刻蚀六角微坑,在六角微坑周围形成GaN纳米柱;
3)采用MOCVD的方法,在GaN纳米柱上外延GaN LED层,使GaN层与蓝宝石衬底之间形成空气柱,完成制备。
2.根据权利要求1所述的在低位错GaN纳米柱上外延LED的方法,其中GaN膜的厚度为2um。
3.根据权利要求1所述的在低位错GaN纳米柱上外延LED的方法,其中碱液为KOH溶液,腐蚀温度为80℃,腐蚀时间为1-2min,或者用体积比为H2SO4∶H3PO4=3∶1的混酸液,该混酸液的温度为260℃,腐蚀时间为4-8min。
4.根据权利要求1所述的在低位错GaN纳米柱上外延LED的方法,其中用ICP的方法刻蚀,使GaN模板上六角微坑继续被刻蚀掉,刻蚀深度小于GaN模的厚度,其机理在于高位错区域刻蚀速率明显大于低位错区域,形成GaN纳米柱。
5.根据权利要求4所述的在低位错GaN纳米柱上外延LED的方法,其中ICP刻蚀气体为Cl2,起辉功率450w,刻蚀功率75w,刻蚀时间为150-250s,将六角微坑20区域继续刻蚀掉0.8-1.2um。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210184531.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:快插接线端子
- 下一篇:超结高压功率器件结构