[发明专利]解决晶体管的IdVg曲线双峰现象的方法

说明书

技术领域

本发明涉及一种半导体领域中的IdVg曲线的双峰现象改善方法，特别是涉及一种解决晶体管的IdVg曲线双峰现象的方法。

背景技术

在某些特定的CMOS（互补金属氧化物半导体）制造工艺中，多晶硅上需要淀积氮化硅，而在SRAM工艺中，栅氧化层上面需要有金属连线，所以在此工艺流程中，与常规的CMOS制造工艺不同的是，在多晶硅淀积的后，需要先淀积一层硅化钨，再淀积一层氮化硅。所以在后续的源漏注入的时候，很难注入到多晶硅里面去，注入能量小的话不能穿通硅化钨和氮化硅，注入能量大的话，源漏的结深太深，源漏区域的横向扩散容易导致晶体管穿通。如果在poly淀积完后直接进行多晶硅掺杂注入的话，特别对于深亚微米器件来讲，栅氧化层很薄，由于后续有很多热过程，包括：多晶硅再氧化、侧墙形成的热过程、轻掺杂漏氧化、源漏热氧化等，容易使多晶硅中的硼穿过栅氧化层扩散到晶体管沟道里面去，引起晶体管性能的不稳定。

在CMOS制造工艺中，晶体管的IdVg曲线会出现双峰现象，特别对于NMOS（N型金属氧化物半导体），更加明显，其原因主要是有两点：

一是由于杂质在硅和二氧化硅中的固溶度差引起的。器件在阱注入及Vt注入后，经历生长栅氧化层的热过程，由于这个热过程的热预算较多，此过程中，在器件的沟道的宽度方向，硅和二氧化硅的交界处，由于杂质在硅和二氧化硅里面的固溶度不一样，会使得杂质硼从硅里面往二氧化硅里面扩散，从而导致沟道宽度方向的阱里面的浓度降低。所以从晶体管的宽度方向来看，在有源区边缘相当于有两个寄生的晶体管，而这两个晶体管的阈值电压比本身的晶体管低。表现在器件的IdVg曲线上面，就出现了双峰的现象，有晶体管提前开启了。

如图1所示，从晶体管宽度方向来看，一个由多个晶体管并联而成。在常规的工艺流程下，晶体管宽度方向的杂质分布如图2所示，靠近浅沟槽隔离区域的硼浓度比栅中间部分低，从而导致寄生的晶体管提前开启，IdVg曲线出现双峰的现象。

二是由于浅沟槽隔离的相关工艺引起的，会导致器件宽度方向，有源区和前沟槽隔离交界处，器件的栅氧化层厚度比栅中间的栅氧化层厚度低。从而也相当于宽度方向的两个寄生晶体管的阈值电压比本身的晶体管低，表现在器件的IdVg曲线上面，就出现了双峰的现象，有晶体管提前开启了。

由此，需解决晶体管的IdVg曲线的双峰现象。

发明内容

本发明要解决的技术问题是提供一种解决晶体管的IdVg曲线双峰现象的方法。通过该方法，可解决由于杂质在硅和二氧化硅中的固溶度差引起的IdVg曲线出现的双峰现象。

为解决上述技术问题，本发明的解决晶体管的IdVg曲线双峰现象的方法，包括步骤：

1）在硅衬底上依次生长栅氧化层和多晶硅层；

2）进行阱注入；

3）进行多晶硅注入；

4）进行晶体管制造的后续步骤，包括：多晶硅刻蚀、轻掺杂漏注入、源漏注入、源漏退火。

所述晶体管，包括：NMOS晶体管、PMOS晶体管。

所述步骤2）中，当晶体管是NMOS晶体管时，进行硼离子注入，其中，硼离子注入能量范围为15Kev～2000KeV，剂量范围为1×10¹¹cm^-2～1×10¹⁴cm^-2。

所述步骤3）中，当晶体管是NMOS晶体管时，进行磷离子注入，其中，磷离子注入能量范围为1Kev～50KeV，剂量范围为1×10¹⁴cm^-2～5×10¹⁵cm^-2；该步骤3）的注入能和步骤2）的阱注入通过同一块光刻版进行。

本发明与传统晶体管制造方法相比，阱注入经历了更少的热过程，特别是生长栅氧化层的热过程，减少了硼从硅里面往氧化硅里面扩散，使得阱里面的杂质浓度更加均匀。因此，可解决晶体管特别是NMOS的IdVg曲线的双峰现象；同时，阱注入和多晶硅注入可以通过一次光刻进行，省略了工艺步骤，节约了成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明所要改善的晶体管的版图结构示意图；

图2是常规制造方法形成的晶体管宽度方向杂质分布示意图；

图3是本发明的流程图；

图4是本发明的生长栅氧化层与多晶硅后的晶体管剖面图；

图5是本发明的阱注入后的晶体管剖面图；