[发明专利]耐高压总线保持电路及操作电路的方法

权利要求书

1.一种总线保持电路，包括：

第一和第二上拉晶体管，在总线与高压轨线之间的第一电流路径上串联；

第一下拉晶体管，在所述总线与低压轨线之间的第二电流路径上；

第一和第二控制晶体管，在第二上拉晶体管的控制端子与所述总线之间并联，第一控制晶体管用于在上拉操作模式期间使第二上拉晶体管导通，第二控制晶体管用于在所述总线上的电压超过阈值时使第二上拉晶体管截止。

2.根据权利要求1所述的总线保持电路，还包括：发生器电路，被配置为产生偏置信号，所述发生器电路与第一和第二上拉晶体管的衬底以及第二控制晶体管的衬底相连，以向衬底提供所述偏置信号。

3.根据权利要求2所述的总线保持电路，其中，所述发生器电路被配置为，当所述总线上的电压超过所述阈值时，将所述偏置信号设置为等同于所述总线上的电压，或者当所述总线上的电压没有超过阈值时，将所述偏置信号设置为等同于高压端子上的电压。

4.根据权利要求1所述的总线保持电路，还包括：第二下拉晶体管，在所述总线与第一下拉晶体管之间的第二电流路径上与第一下拉晶体管串联。

5.根据权利要求4所述的总线保持电路，其中，第一和第二下拉晶体管的衬底与低压轨线相连。

6.根据权利要求4所述的总线保持电路，其中，第二下拉晶体管的控制端子被连接以接收高压轨线上的电压。

7.根据权利要求1所述的总线保持电路，其中，第一和第二控制晶体管的控制端子被连接以接收高压轨线上的电压。

8.根据权利要求1所述的总线保持电路，其中，第一控制晶体管的控制端子连接至第一下拉晶体管与所述总线之间的第二电流路径，以及，第二控制晶体管的控制端子被连接以接收高压轨线上的电压。

9.根据权利要求1所述的总线保持电路，其中，第一上拉晶体管的控制端子与第一下拉晶体管的控制端子被连接来接收控制信号，以使总线保持电路在上拉操作模式和下拉操作模式之间切换。

10.一种总线保持电路，包括：

第一和第二上拉晶体管，在总线与高压轨线之间的第一电流路径上串联；

第一和第二下拉晶体管，在所述总线与低压轨线之间的第二电流路径上；

第一和第二控制晶体管，在第二晶体管的控制端子与所述总线之间并联，第一控制晶体管用于在上拉操作模式期间使第二上拉晶体管导通，第二控制晶体管用于在所述总线上的电压超过阈值时使第二上拉晶体管截止。

11.根据权利要求10所述的总线保持电路，还包括：发生器电路，被配置为产生偏置信号，所述发生器电路与第一和第二上拉晶体管的衬底和第二控制晶体管的衬底相连，以向衬底提供所述偏置信号，其中，所述发生器电路被配置为，当所述总线上的电压超过所述阈值时，将所述偏置信号设置为等同于所述总线上的电压，或者当所述总线上的电压没有超过阈值时，将所述偏置信号设置为等同于所述高压端子上的电压。

12.根据权利要求10所述的总线保持电路，其中，第二下拉晶体管的控制端子以及第一和第二控制晶体管的控制端子被连接以接收高压轨线上的电压。

13.根据权利要求10所述的总线保持电路，其中，第一控制晶体管的控制端子连接至第一与第二下拉晶体管之间的第二电流路径，以及，第二控制晶体管的控制端子被连接以接收高压轨线上的电压。

14.根据权利要求10所述的总线保持电路，其中，第一上拉晶体管的控制端子与第一下拉晶体管的控制端子被连接来接收控制信号，以使总线保持电路在上拉操作模式与下拉操作模式之间切换。

15.一种操作总线保持电路的方法，所述方法包括：

在总线保持电路的上拉操作模式期间，使用与第二上拉晶体管的控制端子和总线相连的第一控制晶体管，使在所述总线与高压轨线之间的第一电流路径上串联的第一和第二上拉晶体管导通；

在总线保持电路的下拉操作模式期间，使在所述总线与低压轨线之间的第二电流路径上的第一下拉晶体管导通；以及

当所述总线上的电压超过阈值时，使用在第二下拉晶体管的控制端子与所述总线之间与第一控制晶体管并联的第二控制晶体管，使第二下拉晶体管截止。