[发明专利]栅极隔离结构制造方法、栅极隔离结构以及半导体器件

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种栅极隔离结构制造方法、根据所述栅极隔离结构制造方法制成的栅极隔离结构、以及采用了所述栅极隔离结构的半导体器件。

背景技术

随着器件尺寸的减少，相邻栅极之间寄生的耦合效应越来越明显，会影响到器件的开启速度甚至电路的良率和可靠性问题，尤其是对于NAND型闪存(NAND Flash)和DRAM(动态随机存取存储器)来说，栅极的密集程度更高，耦合效应会更明显，相邻栅极之间的干扰会影响到存储单元的读取电流，编程和擦除速度。

具体地说，对于多个栅极之间相互耦合，在最中间的一个栅极会跟周围的多个(例如多达6个或者更多的)栅极产生耦合效应。

空气作为介电常数最小的介质(比真空略大，约为1)，用空气隔离(air gap)会使得相邻栅极的耦合效应变得非常小。因此，提出了采用空气来实现相邻栅极之间的隔离结构的解决方案。

更具体地说，对于根据现有技术的当前制备空气隔离结构的工艺流程，首先，在形成多个栅极结构以后，先沉积一层薄薄的氮化硅作为保护层，然后沉积一层氧化硅层，然后回蚀刻，去除栅极上面的氧化硅薄膜，而在两栅极中间的空间区域会留下部分氧化硅。接下去，沉积一层氮化硅层薄膜，然后再回蚀刻，这样会在栅极侧面形成一个翼形侧壁结构(wing，or spacer)，同时，两栅极中间的氧化硅层会暴漏出一部分。然后利用湿法去除翼形侧壁结构下面的氧化硅层。最后再沉积一层氧化硅薄膜，形成空气隔离结构。

栅极由浮栅、控制栅极组成，在两个栅极之间由空气隔离(air gap)。经过空气隔离栅极的存储单元的读取电流，编程和擦除速度都有所改善。

但是，现有技术的制造方法在去除翼形侧壁结构下面的氧化硅层时，采用的是湿法刻蚀。大量的酸液会在两栅极之间，由于有翼形侧壁的存在，这些酸液很难清洗干净，在后续的制程中，这些杂质会形成的缺陷，会导致后续的污染，影响到良率。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地消除现有技术的制造方法中杂质所形成的缺陷的栅极隔离结构制造方法、根据所述栅极隔离结构制造方法制成的栅极隔离结构、以及采用了所述栅极隔离结构的半导体器件。

根据本发明的第一方面，提供了一种栅极隔离结构制造方法，其包括：栅极形成步骤，用于在衬底上形成多个栅极；保护层形成步骤，用于在形成了所述多个栅极的硅片表面形成保护层；无定性碳层形成步骤，用于在保护层上形成无定性碳层；无定性碳层部分刻蚀步骤，用于对所述无定性碳层进行刻蚀，以便使得所述多个栅极的上部暴露出来；氮化硅层形成步骤，用于在暴露了所述多个栅极的上部的结构上形成氮化硅层，所述氮化硅层覆盖了暴露的栅极；氮化硅层刻蚀步骤，用于对所述氮化硅层进行刻蚀，从而在所述多个栅极的侧面形成一个翼形侧壁结构，并且使得相邻的两个栅极中间的无定性碳层的至少一部分暴露出来；无定性碳层去除步骤，用于在氮化硅层刻蚀步骤之后去除剩余的无定性碳层；以及隔离介质生成步骤，用于在无定性碳层去除步骤之后的栅极结构上形成隔离介质，以形成相邻栅极之间的空气隔离结构。

优选地，在上述栅极隔离结构制造方法中，通过利用等离子灰化来执行无定性碳层去除步骤。

优选地，在上述栅极隔离结构制造方法中，所述多个栅极是多晶硅、WSi、W、Ti、WN中的一种或者几种膜的组合。

优选地，在上述栅极隔离结构制造方法中，所述保护层是氮化硅层。

优选地，在上述栅极隔离结构制造方法中，所述保护层的厚度是50A～200A。

优选地，在上述栅极隔离结构制造方法中，所述氮化硅层的厚度是100A～200A。

优选地，在上述栅极隔离结构制造方法中，所述隔离介质是氧化硅。

优选地，在上述栅极隔离结构制造方法中，所述多个栅极的侧壁和相邻栅极之间的硅片表面形成有隔离介质层。

根据本发明的第二方面，提供了一种根据根据本发明的第一方面所述的栅极隔离结构制造方法制成的栅极隔离结构。

根据本发明的第三方面，提供了采用了根据本发明的第三方面所述的栅极隔离结构的半导体器件。

根据本发明，无定性碳薄膜的去除可以采取诸如等离子灰化之类的不采用大量酸液的方法，由此避免了大量酸液的存在。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：