[发明专利]一种低压差线性稳压器

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种低压差线性稳压器。

背景技术

在集成电路中，输入电源上的纹波和噪声往往会给电路的性能带来有害的影响，所以在一些对输入电源纹波或噪声比较敏感的电路中，往往先通过低压差线性稳压器(Low Dropout Regulator，LDO)得到一个纹波或噪声较少的输入电源，然后用此新产生的输入电源再给电路供电，从而确保电路的性能不受影响。但是在实际电路中，输入电源上的纹波或噪声还是会有一部分泄漏到输出电压上，为衡量LDO对输入电源纹波或噪声的抑制能力，引入了电源抑制比(Power Supply Rejection Ratio，PSRR)参数，它的定义为：

PSRR=vout_ldovdd---(1)]]>

(1)式中，vdd为LDO输入电源上的纹波或噪声的幅度，vout_ldo为LDO输出电压的纹波或噪声的幅度，由(1)式可知，PSRR值越小，电路的PSRR性能越好。在很多LDO应用场合，如射频系统中，系统对LDO的PSRR性能，尤其是高频时的PSRR性能，提出了很高的要求。

现有技术一中，采用增加LDO负反馈环路的带宽，使得环路在高频时还有较高的增益，从而有效抑制输入电源上的高频纹波或噪声。但是，为了增加反馈环路的带宽，LDO的结构将变得复杂，电路的功耗与面积也将显著增加，同时，反馈环路的稳定性补偿也将变得更加困难。现有技术二中，采用在LDO输出端增加滤波电容的方式，借助滤波电容固有的高频滤波特性，抑制电源纹波或噪声。在集成电路中，滤波电容可设置在芯片内或者芯片外，设置在芯片内时，因为滤波电容的值往往比较大，因此将消耗较大的芯片面积，从而增加芯片成本；设置在芯片外时，LDO的输出端必须通过芯片的引脚引到芯片外部，同时滤波电容由外部的独立器件来实现，这都会显著增加系统成本。

发明内容

本发明实施例所要解决的技术问题在于，提供一种低压差线性稳压器。可在低成本且电路面积及功耗增加较小的前提下，显著提高低压差线性稳压器的电源抑制比性能。

为了解决上述技术问题，本发明实施例提供了一种低压差线性稳压器，包括：运算放大器、第一MOS管、第一反馈电阻、第二反馈电阻及极点电路，所述运算放大器的反向输入端接基准电压，输出端接所述第一MOS管的栅极，所述第一MOS管的源极接电压输入端，漏极接电压输出端及所述第二反馈电阻，所述第一反馈电阻与所述第二反馈电阻串联后的公共节点接所述运算放大器的同相输入端，所述第一反馈电阻接地，所述极点电路连接在所述运算放大器及电压输出端之间，用于降低电压输入端到电压输出端的信号通路上的高频增益，提高所述低压差线性稳压器高频时的电源抑制比性能。

其中，所述极点电路包括相位补偿电容及放大器，所述相位补偿电容一端接所述运算放大器，另一端接所述放大器的输出端，所述放大器的输入端接所述低压差线性稳压器的电压输出端。