[发明专利]初始写入地址选择方法和装置

说明书

技术领域

本发明涉及电数字数据处理领域，特别涉及一种初始写入地址选择方法和装置。

背景技术

存储器是计算机或者服务器等硬件设备中用于存储数据的装置。现有技术中，常用的存储器有SRAM（Static Random Access Memory，静态随机存取存储器），DDR（Double Data Rate Synchronous Dynamic Random Access Memory，双倍速率同步动态随机存储器），QDR（Quad Data Rate Synchronous Dynamic Random Access Memory，四倍速率同步动态随机存储器）等。多片存储器可以组成大容量的存储结构以满足大数据量存储时的需要。

请参考图1，其示出了一种现有的存储结构的结构示意图。该存储结构包括有6个PMC（Packet Memory Controller，包存储控制器）、每个PMC控制两片DDR，每片DDR中又包含有8个bank（即物理存储体，用于存储数据，本文中简称为存储单元）。同时对每个PMC、各PMC中的DDR和各DDR中的bank分别独立进行编号，即6个包存储控制器分别编号为PMC0-PMC5，每个包存储控制器中包含DDR0-DDR1两个随机存储器，每个随机存储器中又包含bank0-bank7八个物理存储体。基于DDR固有的存储机制，每个bank单次写入操作可写入32B（Byte，字节）的数据，即每个PMC单次操作可写入64B的数据。

当需要在存储结构上进行大数据量的读写时，为了保证数据在每片DDR，和每片DDR的每个bank内能进行相对均匀的写入，以达到减少读写冲突，最大提高带宽能力的效果。现有技术提供了一种初始写入地址选择方法：第一，外部芯片接收对存储结构发出的数据写入指令；第二，外部芯片随机生成一个PMC号，DDR号和bank号，并将随机生成的PMC号，DDR号和bank号所对应的bank作为初始写入地址；第三，外部芯片向PMC发起写请求，请求从初始写入地址对应的bank开始按照预定写入顺序进行数据写入。预定写入顺序是指每写入32B数据时，DDR号加一；每写入64B数据PMC号加一；每写入64*6B数据时，bank号加一。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有的初始写入地址选择方法中，虽然从长期使用过程来看可以保证写入数据的均匀性，但是在短时间使用过程内可能出现写入不均匀的情况，比如：如图1所示的存储结构，在连续进行96次写入数据的过程中，某几个相邻或相近的bank可能会被多次选择为初始写入地址，相应的，另外某些相邻或相近的bank则可能从未被选中。

发明内容

为了解决数据写入不均匀，带宽利用率低的问题，本发明实施例提供了一种初始写入地址选择方法和存储控制器。所述技术方案如下：

一方面，提供一种初始写入地址选择方法，所述方法包括：

接收对存储结构发出的数据写入指令，所述存储结构包括存储控制器和M个存储单元，每个存储单元具有各自的地址和计数器，每个计数器用于保存对应存储单元的当前写请求累计次数；

根据上次初始写入地址所对应的第M₁个存储单元确定第MOD（M₁+N,M）个存储单元的地址作为暂定初始写入地址；

判断所述暂定初始写入地址所对应存储单元的计数器中的当前写请求累计次数是否为所有计数器中的最大值；

如果否，则将所述暂定初始写入地址确定为本次初始写入地址；

其中，M为大于等于2的整数；M₁为大于0，小于等于M的整数；N为1或者N为正整数且不为M的约数。

另一方面，提供一种初始写入地址选择装置，所述装置包括：

指令接收模块和地址选择模块；

所述指令接收模块，用于接收对存储结构发出的数据写入指令，所述存储结构包括存储控制器和M个存储单元，每个存储单元具有各自的地址和计数器，每个计数器用于保存对应存储单元的当前写请求累计次数；

所述地址选择模块包括：

地址确定单元，用于根据上次初始写入地址所对应的第M₁个存储单元确定第MOD（M₁+N,M）个存储单元的地址作为暂定初始写入地址；

第一判断单元，用于判断所述地址确定单元确定的暂定初始写入地址所对应存储单元的计数器中的当前写请求累计次数是否为所有计数器中的最大值；