[发明专利]显示控制方法、系统及显示设备

说明书

技术领域

本发明属于多媒体控制领域，尤其涉及一种显示控制方法、系统及显示设备。

背景技术

目前，一般多媒体设备的显示部分可分为主控制芯片和显示模组两部分。主控制芯片包括处理器、图形引擎模块、视频编解码模块和显示控制模块，用于根据用户需求，将得出的图像数据按特定的接口协议发送给显示模组；显示模组包括显示屏和显示驱动芯片，主要用于根据特定的接口协议，接收主控制芯片发送的图像数据，并转化为屏幕的扫描信号。

随着微电子技术的发展，多媒体设备的主控制芯片已从ASIC(Application Specific Integrated Circuit：专用集成电路)发展到了基于AXI(Advanced eXtensible Interface：高级扩展接口)总线的SOC（System On Chip）芯片，在SOC化的芯片中有一般都会带一个显示控制模块，用于把经过处理过的图像（例如解码模块解码出来的或图形处理单元画出来的图像等）从DDR（Double Data Rate：双倍速率同步动态随机存储器）读出送给显示模组。

主控制芯片SOC化，有效的减小了产品体积，降低产品开发周期，但同时也存在其局限性。由于显示控制模块中增加了AXI总线，显示控制模块从DDR中每读取一笔（burst）数据的延时（Latency）增加。会根据系统负载和总线频率状态的不同，出现不同程度的延时，从而使显示控制模块这样的实时（real time）业务模块的实时性得不到保证。

为解决该实时性问题，现有的SOC技术中，一般通过提高显示控制模块在AXI总线中的优先级、增加缓存（Cache）、以及提高AXI总线频率和总线数据位宽来解决时延的问题。以下为两种常用方式。

方式一：通过增加缓存来降低时处，如图1所示的主控制芯片架构图，主控制芯片109内包括显示控制模块107、高级扩展接口总线101、102和DDR控制器103、104，显示控制模块107与显示模块108相连。在主控制芯片的高级扩展接口AXI总线101、102上连接有两个DDRC103、104（DDR Controller：DDR控制器）分别与DDR105、106连接，设置其中一个专门用于显示缓存和某些多媒体应用，并在总线架构和显示架构作相应的优化来保证显示的实时性要求。

这种结构的不足之处在于：

1、使用双DDR以及相应的设计，显示缓存的增加会增加芯片的面积，提高了设计成本的同时，也增加了系统功耗，对于多媒体播放领域，特别是移动多媒体领域，如手机等，功耗问题不能为其所接受。

2、因为对显示架构与总线架构做了相应的调整优化，需要重新开发底层驱动以使其支持开放的操作系统，产品成本开销大。

方式二：在SOC主控制芯片的AXI总线中对显示控制模块设置高优先级来优先保证带宽，同时提高总线频率和数据位宽来提供绝对的带宽供应，以及提高显示缓存来保证显示带宽，从而保证显示不闪屏、不花屏。

这种方式存在如下不足：

1、显示控制器模块在AXI总线中的高优先级配置之后，显示控制模块占用了AXI总线的大部分高优先级请求的带宽，降低了DDR带宽的利用效率，为提高DDR带宽利用效率，需要让系统工作在较高的频率，这样必然会提升系统运行功耗。

2、由于显示控制器模块在AXI总线中的高优先级配置，在运行过程中肯定会影响其它实时业务模块的实时性，增加他们的延时，从而影响系统的整体效率。

发明内容

本发明实施例的目的在于提供一种显示控制方法、系统、装置及设备，在保证系统成本、实时性、系统运行效率的基础上，实现系统低功耗运行。

本发明实施例是这样实现的，一种显示控制方法，所述方法包括：

获取显示缓存状态值；

将显示缓存状态值与预先设定的显示缓存预警值进行比较；

根据比较结果调整未处理总线命令深度值。

本发明实施例的另一目的在于提供一种显示控制系统，所述系统包括：

获取单元：用于获取显示缓存状态值；

比较单元：用于将显示缓存状态值与预先设定的显示缓存预警值进行比较；

调整单元：用于根据比较结果调整未处理总线命令深度值。

本发明实施例的另一目的在于提供显示设备，包括上述显示控制系统。