[发明专利]基于SSE的咬尾卷积码Viterbi译码方法

说明书

技术领域

本发明涉及无线通信技术领域，尤其涉及一种基于SSE的咬尾卷积码Viterbi译码方法。

背景技术

在通信技术的发展过程中，人们对通信的准确性提出了很高的要求，为此，在数据传输过程中都采用信道编码技术。由于卷积码编码简单，性能优良被广泛采用。卷积码分为两种，一种是零尾卷积码(n₀，k₀，m+1)，在信息比特位编码结束后还要输入m个0；另一种是咬尾卷积码，在编码前，用信息位的最后m个比特来初始化卷积码编码器，编码时具有相同的开始状态和结束状态。由于咬尾卷积码不用在每段信息位编码结束后输入m个0，所以编码效率更高，在下一代通信系统中被广泛采用。例如在分时长期演进(Time Division Long Term Evolution，TD-LTE)中，其下行广播信道和控制信道均采用咬尾卷积码进行信道编码。

尽管咬尾卷积码编码效率高，但其开始和结束状态均不未知，所以其译码算法比零尾卷积码复杂得多。为了减少复杂度，一般采用改进型循环维特比(Viterbi)译码算法进行译码，其算法思想是：取原接收数据的前t时间内的码字序列复制拼接到原接收数据的尾部；取原接收数据的最后t时间内的码字序列复制到原接收数据的首部，把所有的状态看做起始和终止状态进行Viterbi译码。

Viterbi算法是一种最大似然译码，在译码过程中要遍历所有可能的状态，所以其计算复杂度很高。例如(3，1，7)咬尾卷积码在使用Viterbi算法进行译码时，在每一时间内，要遍历64种状态，如此大的运算量对终端的处理速度提出了很高的要求。现有的实现方法大多数是采用单指令单数据流(Single Instruction Single Data，SISD)串行处理Viterbi译码算法中的加-比-选，遍历每一种状态。这种方法效率低，对通信带来的时延很大，仅适用于低速、小容量，对实时性要求低的通信系统。但是，随着通信技术的发展，低速、小容量的通信显然不能满足人们的需求，人们更希望速率高、实时性好的通信系统。在新提出的TD-LTE标准中，其下行的峰值速率是100Mbps，上行的峰值速率是50Mbps，这对终端的信号处理速度是一个巨大的挑战。自从Intel公司推出单指令多数据流扩展(Streaming SIMD Extensions，SSE)之后，人们逐渐开始研究利用SSE进行算法优化。SSE是一套专门为单指令多数据架构设计的指令集，它可以实现数据的并行处理，效率极高。例如，SSE使用处理器上128位的寄存器，一次可实现4对单精度浮点数的并行计算，其速度是SISD的4倍。例如(3，1，7)咬尾卷积码在使用Viterbi算法进行译码时，利用SSE对Viterbi算法进行优化，在每一时间内，要遍历64种状态，只需循环16次就行了，比用SISD处理快4倍。可见，利用SSE对算法进行优化，能提高信号处理的速度，减少时延，满足现代的高速率、大容量通信。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：提供一种能够速度快、信号处理时延少的基于SSE的咬尾卷积码Viterbi译码方法。

(二)技术方案

为解决上述问题，本发明提供了一种基于SSE的咬尾卷积码Viterbi译码方法，该方法包括步骤：

S1.取原接收数据前t时间内的码字序列复制拼接到原接收数据的尾部，取原接收数据最后t时间内的码字序列复制拼接到原接收数据的首部，将每个接收码字序列时刻的一个码段内的n₀个单精度浮点值分别复制m₀份，分别存放到一个M位的寄存器内，每个寄存器存放m₀个相同的值；

S2.对于每个接收码字序列时刻，在当前时刻内对所有可能状态，分别在假设当前时刻编码时输入为0和1的情况下，根据咬尾卷积码编码输出值和当前时刻接收到的数据，并行计算分支度量值，并将计算得到的分支度量值与前一时刻留存路径的度量值相加得到当前时刻的度量值，每次计算m₀个度量值，m₀为寄存器的位数除以单精度浮点数所占的位数；

S3.对每两次计算得到的度量值进行并行比较，选择具有较大度量值的路径作为当前时刻的留选路径；

S4.在最后一个时刻，选择具有最大度量值的状态为译码终止状态，进行回溯判决。

优选地，所述t时间为5m-7m，其中，m为卷积码的编码约束长度。

优选地，步骤S2进一步包括：