[发明专利]一种可重构算子阵列的层次化互连结构

权利要求书

1.一种可重构算子阵列的层次化互连结构，包括实现全局互连的通用开关矩阵GSM(General Switch Matrix)、实现局部互连的输入多路选择器IM(Input Mux)以及实现内部逻辑与IO互连的IO通用开关矩阵IOGSM(Input and Output GSM)。所述局部互连中还包含进位链和移位链。

2.如权利要求1所述的一种可重构算子阵列的层次化互连结构，其特征在于：所述结构中的可重构算子的功能可配置，分为算术类算子、逻辑类算子、移位类算子、DSP类算子、多路选择器算子、控制器算子、寄存器算子和存储器算子。

3.如权利要求1所述的一种可重构算子阵列的层次化互连结构，其特征在于：所述结构中支持两种类型的互连线段，一种是线组类型的互连线段，线组内所有线段的行为一致，线组的宽度根据应用领域不同可以不同，大于1bit；另一种为独立的宽度为1bit的线段，支持灵活的互连需求。

4.如权利要求1所述的一种可重构算子阵列的层次化互连结构，其特征在于：

所述结构中的全局互连结构GSM包括互连单元和配置单元。

所述互连单元实现与一个可重构算子，以及上、下、左、右四个方向的GSM或者IOGSM互连；

所述配置单元存储配置信息，并对配置信息进行译码生成控制信号，对互连单元进行控制完成对应的连接功能；

所述GSM与可重构算子一一对应，GSM将来自全局互连资源的信息送到可重构算子的输入，并将可重构算子的输出信息送到全局互连资源中。

5.如权利要求1所述的一种可重构算子阵列的层次化互连结构，其特征在于：

所述结构中的局部互连结构IM包括互连单元和配置单元；

所述互连单元实现一个可重构算子与其邻近上、下、左、右、左上、左下、右上、右下八个方向的可重构算子之间的互连，以及与全局互连结构 GSM的互连；

所述配置单元存储配置信息，并对配置信息进行译码生成控制信号，对互连单元进行控制完成对应的连接功能；

所述结构中的局部互连结构IM与可重构算子的每个输入一一对应，负责将来自全局互连资源的信息，或者邻近上、下、左、右、左上、左下、右上、右下八个方向的可重构算子的输出送到该可重构算子的输入。

6.如权利要求1所述的一种可重构算子阵列的层次化互连结构，其特征在于：

所述局部互连结构中的进位链存在于算术类可重构算子的接口中，根据算术类可重构算子的成列分布，从上往下级联；

所述局部互连结构中的移位链存在于移位类可重构算子的接口中，根据移位类可重构算子的成列分布，从上往下级联。

7.如权利要求1所述的一种可重构算子阵列的层次化互连结构，其特征在于：

所述IO互连结构IOGSM包括互连单元和配置单元；

所述互连单元实现一个或者多个I/O单元与内部逻辑、IOGSM之间的互连；

所述配置单元存储配置信息，并对配置信息进行译码生成控制信号，对互连单元进行控制完成对应的连接功能；

所述IOGSM分布在外围，环绕内部逻辑，将来自IO的数据送到内部逻辑进行处理，将来自内部逻辑的数据送到IO。