[发明专利]半导体器件

说明书

相关申请的交叉引用

本申请要求2011年9月27日提交的韩国专利申请No.10-2011-0097531的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，且更具体而言涉及一种包括支持预加重(pre-emphasis)操作的数据输出电路的半导体器件。

背景技术

图1是说明现有的数据输出电路的框图。

参看图1，现有的数据输出电路包括上拉前置主驱动器110、上拉主驱动器120、下拉前置主驱动器130和下拉主驱动器140。

上拉前置主驱动器110和下拉前置主驱动器130将输出数据OUT_DATA反相并驱动并且输出上拉驱动数据PU_PMDATA和下拉驱动数据PD_PMDATA。

上拉主驱动器120在上拉驱动数据PU_PMDATA处于逻辑低电平的时段中用外部电源电压VDD来驱动数据输出焊盘DQ。

下拉主驱动器140在下拉驱动数据PD_PMDATA处于逻辑高电平的时段中用外部接地电压VSS来驱动数据输出焊盘DQ。

如上文所述，由于现有的数据输出电路根据被施加的输出数据OUT_DATA的逻辑电平而用外部电源电压VDD或外部接地电压VSS来对数据输出焊盘DQ执行驱动操作，因此数据输出焊盘DQ的实际电压电平可能会显著地变化。

发明内容

本发明的实施例涉及一种包括支持预加重操作的数据输出电路的半导体器件，所述预加重操作可以响应于工艺、电压和温度(PVT)的变化来改变操作驱动力。

根据本发明的一个实施例，一种半导体器件包括：码发生器，所述码发生器被配置成产生具有响应于阻抗码的变化而变化的值的补充码；主驱动器，所述主驱动器被配置成接收输出数据且将所接收的输出数据驱动至数据输出焊盘，其中所述主驱动器的驱动力根据所述阻抗码而受控制；以及辅助驱动器，所述辅助驱动器被配置成接收所述输出数据且将所接收的输出数据驱动至数据输出焊盘，其中所述辅助驱动器的驱动力根据所述补充码而受控制。

根据本发明的另一个实施例，一种半导体器件包括：码发生器，所述码发生器被配置成产生上拉补充码和下拉补充码，其中所述上拉补充码和所述下拉补充码分别响应于上拉阻抗码的变化和下拉阻抗码的变化而变化；上拉驱动器，所述上拉驱动器被配置成接收输出数据且通过使用多个主上拉驱动器和多个辅助上拉驱动器来对数据输出焊盘上拉驱动；以及下拉驱动器，所述下拉驱动器被配置成接收所述输出数据且通过使用多个主下拉驱动器和多个辅助下拉驱动器来对所述数据输出焊盘下拉驱动，其中所述主上拉驱动器响应于所述上拉阻抗码而被控制为接通/断开，所述辅助上拉驱动器响应于所述上拉补充码而被控制为接通/断开，所述主下拉驱动器响应于所述下拉阻抗码而被控制为接通/断开，且所述辅助下拉驱动器响应于所述下拉补充码而被控制为接通/断开。

附图说明

图1是说明支持预加重操作的现有的数据输出电路的框图。

图2是说明根据本发明的第一实施例的支持预加重操作的数据输出电路的框图。

图3是说明根据本发明的第二实施例的支持预加重操作的数据输出电路的框图。

图4A和图4B是详细说明根据本发明的第二实施例的在图3所示的支持预加重操作的数据输出电路的组成部件之中的码发生器的电路图。

图5A和图5B是详细说明根据本发明的第二实施例的在图3所示的支持预加重操作的数据输出电路的组成部件之中的多个辅助驱动器的电路图。

图6A和图6B是描述根据本发明的第二实施例的在图3所示的支持预加重操作的数据输出电路的组成部件之中的码发生器的操作的曲线图和表格。

图7A和图7B是说明根据本发明的第二实施例的在图3所示的支持预加重操作的数据输出电路的组成部件之中的上拉驱动控制信号发生器和下拉驱动控制信号发生器的电路图。

图8A至图8D是描述根据本发明的第二实施例的图3所示的支持预加重操作的数据输出电路的操作的时序图。

具体实施方式

下文将参考附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施且不应解释为局限于本文中所述的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，且向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本说明书的各个附图和实施例中表示相同的部件。

<第一实施例>

图2是说明根据本发明的第一实施例的支持预加重操作的数据输出电路的框图。