[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

码发生器，所述码发生器被配置成产生具有响应于阻抗码的变化而变化的值的补充码；

主驱动器，所述主驱动器被配置成接收输出数据且将所接收的输出数据驱动至数据输出焊盘，其中所述主驱动器的驱动力根据所述阻抗码而受控制；以及

辅助驱动器，所述辅助驱动器被配置成接收所述输出数据且将所接收的输出数据驱动至所述数据输出焊盘，其中所述辅助驱动器的驱动力根据所述补充码而受控制。

2.如权利要求1所述的半导体器件，其中，所述阻抗码具有根据工艺、电压和温度PVT的变化而受控的值。

3.如权利要求1所述的半导体器件，还包括：

驱动控制信号发生器，所述驱动控制信号发生器被配置响应于所述输出数据的逻辑电平改变而产生被使能一段时间的驱动控制信号以控制所述辅助驱动器的操作。

4.如权利要求1所述的半导体器件，其中，所述辅助驱动器在所述输出数据每次改变之后的初始时段期间被使能以驱动所述数据输出焊盘且在所述初始时段之后被禁止。

5.如权利要求1所述的半导体器件，其中，所述码发生器被配置成接收所述阻抗码且逻辑地组合所述阻抗码以产生所述补充码。

6.一种半导体器件，包括：

码发生器，所述码发生器被配置成产生上拉补充码和下拉补充码，其中所述上拉补充码和所述下拉补充码分别响应于上拉阻抗码的变化和下拉阻抗码的变化而变化；

上拉驱动器，所述上拉驱动器被配置成接收输出数据且通过使用多个主上拉驱动器和多个辅助上拉驱动器来对数据输出焊盘上拉驱动；以及

下拉驱动器，所述下拉驱动器被配置成接收所述输出数据且通过使用多个主下拉驱动器和多个辅助下拉驱动器来对所述数据输出焊盘下拉驱动，

其中，所述主上拉驱动器响应于所述上拉阻抗码而被控制为接通/断开，且所述辅助上拉驱动器响应于所述上拉补充码而被控制为接通/断开，并且

所述主下拉驱动器响应于所述下拉阻抗码而被控制为接通/断开，且所述辅助下拉驱动器响应于所述下拉补充码而被控制为接通/断开。

7.如权利要求6所述的半导体器件，其中，所述主上拉驱动器和所述辅助上拉驱动器每个都包括PMOS晶体管，并且

所述主下拉驱动器和所述辅助下拉驱动器每个都包括NMOS晶体管。

8.如权利要求6所述的半导体器件，其中，所述上拉阻抗码和所述下拉阻抗码具有根据工艺、电压和温度PVT的改变而彼此相反地变化的值。

9.如权利要求8所述的半导体器件，其中，所述上拉阻抗码的值根据外部电源电压的下降的电平而减小，且根据所述外部电源电压的上升的电平而增加，并且

所述下拉阻抗码的值根据所述外部电源电压的下降的电平而增加，且根据所述外部电源电压的上升的电平而减小。

10.如权利要求8所述的半导体器件，其中，所述码发生器包括：

上拉补充码发生单元，所述上拉补充码发生单元被配置成用根据所述上拉阻抗码的值的变化而确定的不同变化范围来改变所述上拉补充码的值；以及

下拉补充码发生单元，所述下拉补充码发生单元被配置成用根据所述下拉阻抗码的值的变化而确定的不同变化范围来改变所述下拉补充码的值。

11.如权利要求6所述的半导体器件，还包括：

上拉驱动控制信号发生器，所述上拉驱动控制信号发生器被配置成响应于所述输出数据的逻辑电平从逻辑高电平转变为逻辑低电平而产生被使能一段时间的上拉驱动控制信号，并且控制所述辅助上拉驱动器的操作；以及

下拉驱动控制信号发生器，所述下拉驱动控制信号发生器被配置成响应于所述输出数据的逻辑电平从逻辑低电平转变为逻辑高电平而产生被使能一段时间的下拉驱动控制信号，并且控制所述辅助下拉驱动器的操作。