[发明专利]存储装置、主机装置、电路基板、液体容器以及系统有效
申请号: | 201210129362.1 | 申请日: | 2012-04-23 |
公开(公告)号: | CN102756564A | 公开(公告)日: | 2012-10-31 |
发明(设计)人: | 佐藤润 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | B41J2/175 | 分类号: | B41J2/175;B41J29/38 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 柳春雷 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 装置 主机 路基 液体 容器 以及 系统 | ||
技术领域
本发明涉及存储装置、主机装置、电路基板、液体容器以及系统等。
背景技术
有时在喷墨式打印机中使用的墨盒(液体容器)中设有存储装置。在该存储装置中例如存储有墨水的颜色和墨水的消耗量等信息。与墨水消耗量有关的数据从打印机主体(主机装置)被发送到存储装置,并被写入到存储装置中所包含的非易失性存储器等中。在这样的系统中,存储装置通过返回确认(Acknowledge),向主机装置通知数据写入完成。即,存储装置从主机装置接收数据并将数据写入到存储器,在数据写入完成之后向主机装置返回确认。主机装置在接收到确认之后向下一个存储装置发送数据。通常,由于向非易失性存储器的写入时间比数据通信时间长很多,因此在存储装置的个数增加的同时总的写入处理时间变长。
另一方面,由于墨盒为通常能够更换的构造,所以容易发生电连接部分的接触不良,因此有可能发生由接触不良引起的通信错误或写入错误等。为了抑制这种不良情况的发生,期望尽可能缩短从主机装置向各存储装置的写入处理时间。
针对这个问题,例如在专利文献1中公开了对多个存储装置同时进行数据写入的方法。但是在该方法中,存在主机装置不能从各存储装置接收确认等问题。
在先技术文献
专利文献
专利文献1:日本专利文献特开2002-14870号公报。
发明内容
发明所要解决的问题
根据本发明的几个实施方式,能够提供能够收发确认并且能够缩短写入处理时间的存储装置、主机装置、电路基板、液体容器以及系统等。
用于解决问题的手段
本发明的一个实施方式涉及一种存储装置,包括:控制部,所述控制部与经由总线连接的主机装置进行通信处理;存储部,来自所述主机装置的数据被写入所述存储部中;以及存储控制部,所述存储控制部进行所述存储部的访问控制,在所述主机装置执行的针对与所述总线连接的多个存储装置中的m(m是1以上的整数)个存储装置的数据写入的期间结束之后,所述控制部接收来自所述主机装置的ID信息,并且在来自所述主机装置的数据被正常地写入到自身的所述存储部的情况下,对所述主机装置返回确认。
根据本发明的一个实施方式,存储装置能够在对m个存储装置的数据写入期间结束之后,接收来自主机装置的ID信息,并在来自主机装置的数据被正常地写入的情况下,对主机装置返回确认。如此,主机装置能够在针对m个存储装置的数据写入结束之后,依次地接收来自各存储装置100的确认。其结果是,主机装置能够判断在各存储装置中数据是否被正常地写入,并且能够缩短从主机装置向m个存储装置的数据写入处理所需的时间。而且,能够减少由存储装置的电气连接部分的接触不良等引起的通信错误和写入错误等。
另外,在本发明的一个实施方式中,存储装置可以包括复位端子,在被输入到所述复位端子的来自所述主机装置的复位信号是表示复位解除的电平的第一复位解除期间至第m(m是2以上的整数)复位解除期间的各个期间内,所述控制部可以接收与所述m个存储装置分别对应的m个ID信息中的任一个,并在接收到的所述任一个ID信息与自身的ID信息一致的情况下对所述主机装置返回所述确认。
如此,存储装置能够在接收到的ID信息与自身的ID信息一致的情况下返回确认,因此主机装置能够判定返回了确认的存储装置以及没有返回确认的存储装置。
另外,在本发明的一个实施方式中,存储装置可以包括时钟端子,所述控制部可以基于被输入到所述时钟端子的第一时钟期间的时钟接收所述任一个ID信息,并基于在所述第一时钟期间之后被输入到所述时钟端子的第二时钟期间的时钟返回所述确认。
如此,存储装置能够与从主机装置发送的时钟同步地接收ID信息,并且能够在其后与从主机装置发送的其他的时钟同步地返回确认。这样,能够在时间上分离存储装置接收ID信息的期间和返回确认的期间,因此能够可靠地收发ID信息和确认。
另外,在本发明的一个实施方式中,所述控制部可以基于来自所述存储控制部的内部确认信号判断来自所述主机装置的数据是否被正常地写入到所述存储部中。
这样,存储装置能够在来自主机装置的数据被正常地写入到存储部的情况下返回确认。
另外,在本发明的一个实施方式中,存储装置可以包括数据端子,所述控制部可以基于所述第二时钟期间的时钟从所述数据端子输出表示所述确认的逻辑电平的信号。
这样,存储装置能够在适当的时刻从数据端子输出表示确认的逻辑电平的信号,因此能够对主机装置可靠地返回确认。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210129362.1/2.html,转载请声明来源钻瓜专利网。