[发明专利]一种逻辑电路

说明书

技术领域

本发明涉及逻辑电路设计技术领域，特别是涉及一种逻辑电路。

背景技术

随着集成电路(IC)技术的发展，IC产品的更新换代速度越来越快，目前已远远超出了摩尔定律的限定。为了提高产品的竞争力，各厂商想方设法提高产品的质量，为贯彻这一工作思路，厂商纷纷开始对逻辑电路进行可测性设计，但是，目前还没有对逻辑电路中所有寄存器的可测性设计情况进行检验的技术。

发明内容

本发明所要解决的技术问题是提供一种逻辑电路，能利用外接的测试平台对该逻辑电路中所有寄存器的可测性设计情况进行检验。

本发明解决上述技术问题的技术方案如下：一种逻辑电路，该逻辑电路中所有寄存器的可测性设计情况可通过外接的测试平台进行检验；该逻辑电路包括：可测性设计DFT管理器、寄存器传输级数字电路RTL电路以及全定制逻辑电路；

所述DFT管理器分别与所述RTL电路和所述全定制逻辑电路相连，用于分别向所述RTL电路和所述全定制逻辑电路发送测试控制信号；

所述RTL电路和所述全定制逻辑电路分别与所述测试平台相连；在所述DFT管理器送来的所述测试控制信号的控制下，所述RTL电路中的各寄存器受到所述测试平台的触发而向所述测试平台返回测试结果；在所述DFT管理器送来的所述测试控制信号的控制下，所述全定制逻辑电路中的各寄存器受到所述测试平台的触发而向所述测试平台返回测试结果；所述测试平台根据所述RTL电路和所述全定制逻辑电路各自的测试结果来判断所有寄存器的可测性设计情况；

所述RTL电路与所述全定制逻辑电路相连。

本发明的有益效果是：本发明所涉及的逻辑电路的设计包括RTL和全定制逻辑电路两部分的设计，上述的RTL包括本发明中的RTL电路和DFT管理器。在DFT管理器送来的测试控制信号的控制下，RTL电路和全定制逻辑电路中的各寄存器可分别受到测试平台的触发而向其返回测试结果，这样，测试平台就可以根据RTL电路和全定制逻辑电路分别送来的测试结果来判断该逻辑电路中所有寄存器的可测性设计情况，并将判断结果输出。可见，本发明能够实现对逻辑电路中所有寄存器的可测性设计情况的检验，可为改进产品的设计技术提供依据，进而提高产品的质量。

在上述技术方案的基础上，本发明还可以做如下改进：

进一步，还包括分别与所述RTL电路和所述全定制逻辑电路相连的时钟管理器，用于实现所述RTL电路和所述全定制逻辑电路的时钟同步。

进一步，还包括复用管脚；

所述RTL电路和所述全定制逻辑电路分别通过所述复用管脚与所述测试平台相连。

进一步，还包括与所述DFT管理器相连的DFT平台，用于向所述DFT管理器提供控制程序。

进一步，所述RTL电路包括一一对应的寄存器和测试端口；

每个寄存器通过其对应的测试端口与所述测试平台相连。

进一步，所述全定制逻辑电路包括一一对应的寄存器和测试端口；

每个寄存器通过其对应的测试端口与所述测试平台相连。

附图说明

图1为本发明提出的逻辑电路的结构图；

图2为本发明提出的逻辑电路中的寄存器的结构图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明所涉及的逻辑电路的设计包括设计RTL和设计全定制逻辑电路这两部分，上述的RTL是寄存器传输级数字电路的缩写，而全定制逻辑电路则是根据产品的功能要求，利用设计工具设计得到的由MOS管连接而成的电路。RTL和全定制逻辑电路这两种硬件的区别在于：在实现逻辑控制(例如读写的时序等)的过程中，如果逻辑量较大，无法用全定制逻辑电路实现，或者用全定制逻辑电路实现后的性能不能满足要求时，就需要借助RTL来实现；用RTL实现的原理是通过硬件描述语言(如Verilog、VHDL等)来实现控制功能描述，最后利用工具映射为硬件电路。

本发明提出了一种逻辑电路，图1为该逻辑电路的结构图。该逻辑电路包括两个以上的寄存器，所有寄存器的可测性设计(DFT)情况可通过外接的测试平台(如图1中的标号106所示)进行检验。

如图1所示，该逻辑电路包括：DFT管理器101、RTL电路102以及全定制逻辑电路104，其中，RTL电路102和DFT管理器101构成了上述的RTL。