[发明专利]一种逻辑电路

权利要求书

1.一种逻辑电路，该逻辑电路中所有寄存器的可测性设计情况可通过外接的测试平台进行检验；其特征在于，该逻辑电路包括：可测性设计DFT管理器、寄存器传输级数字电路RTL电路以及全定制逻辑电路；

所述DFT管理器分别与所述RTL电路和所述全定制逻辑电路相连，用于分别向所述RTL电路和所述全定制逻辑电路发送测试控制信号；

所述RTL电路和所述全定制逻辑电路分别与所述测试平台相连；在所述DFT管理器送来的所述测试控制信号的控制下，所述RTL电路中的各寄存器受到所述测试平台的触发而向所述测试平台返回测试结果；在所述DFT管理器送来的所述测试控制信号的控制下，所述全定制逻辑电路中的各寄存器受到所述测试平台的触发而向所述测试平台返回测试结果；所述测试平台根据所述RTL电路和所述全定制逻辑电路各自的测试结果来判断所有寄存器的可测性设计情况；

所述RTL电路与所述全定制逻辑电路相连。

2.根据权利要求1所述的逻辑电路，其特征在于，还包括分别与所述RTL电路和所述全定制逻辑电路相连的时钟管理器，用于实现所述RTL电路和所述全定制逻辑电路的时钟同步。

3.根据权利要求1所述的逻辑电路，其特征在于，还包括复用管脚；

所述RTL电路和所述全定制逻辑电路分别通过所述复用管脚与所述测试平台相连。

4.根据权利要求1所述的逻辑电路，其特征在于，还包括与所述DFT管理器相连的DFT平台，用于向所述DFT管理器提供控制程序。

5.根据权利要求1所述的逻辑电路，其特征在于，所述RTL电路包括一一对应的寄存器和测试端口；

每个寄存器通过其对应的测试端口与所述测试平台相连。

6.根据权利要求1所述的逻辑电路，其特征在于，所述全定制逻辑电路包括一一对应的寄存器和测试端口；

每个寄存器通过其对应的测试端口与所述测试平台相连。