[发明专利]栅极驱动电路及显示器

说明书

技术领域

本发明属于显示器领域，具体涉及一种用于显示器的栅极驱动 电路及显示器。

背景技术

栅极驱动IC安装在阵列基板上(Gate-Driver on Array，以下简 称GOA)工艺是将显示器的栅极驱动电路通过阵列工艺制作在玻璃 基板上，以对显示区域进行扫描驱动。

与传统的将IC芯片固定于柔性电路板(Chip on Film，以下简 称COF)工艺和芯片直接固定在玻璃上(Chip on Glass，以下简称 COG)工艺相比，GOA工艺具有以下优点：

其一，可以降低栅极驱动电路的制造成本；

其二，由于省去了栅极集成电路(Gate IC)的邦线区域和扇出 (Fan-out)布线空间，因此可以实现窄边框的设计，而且可以使面 板(Panel)对称设计，从而可以使面板的外形更加美观；

其三，由于省去了栅极(Gate)方向的绑定(Bonding)工艺， 因此可以提高显示器的产能和产品的良率。

但是，在实际应用中，采用GOA工艺制作的栅极驱动电路存在 以下问题：

其一，由于非晶硅(a-Si)长期在阈值电压漂移(Vth shift)的 工况下工作，降低了栅极驱动电路的使用寿命；

其二，由于a-Si的迁移率较低，为了满足电路中某些TFT较高 开态电流(Ion)的要求，需要增大TFT的沟道宽度，这不仅增加了 栅极驱动电路的空间，而且增加了栅极驱动电路的功耗。

发明内容

本发明要解决的技术问题就是针对现有技术中存在的上述缺陷， 提供一种栅极驱动电路及显示器，其不仅功耗低，而且使用寿命长。

解决上述技术问题的所采用的技术方案是提供一种栅极驱动电 路，包括多个级联的移位寄存器，所述移位寄存器包括：

信号输入电路，所述信号输入电路用于接收前一移位寄存器的 输出信号，并使所述信号输出电路导通；

信号输出电路，所述信号输出电路用于接收来自外部电路的第 一时钟信号，所述信号输出电路的输出端为所述移位寄存器的输出 端；在所述信号输出电路导通后其输出端输出扫描信号；

上拉电路，所述上拉电路用于拉高所述信号输出电路的导通电 压；

复位电路，所述复位电路用于使所述信号输出电路的导通电压 以及所述信号输出电路输出的所述扫描信号复位；

下拉电路，所述下拉电路用于拉低所述信号输出电路的导通电 压以及拉低所述信号输出电路输出的所述扫描信号；

所述信号输入电路、所述信号输出电路、所述上拉电路以及所 述复位电路交汇形成第一节点PU，所述下拉电路的控制端为第二节 点PD，而且，在第N+1行所述移位寄存器输出扫描信号时，第N行 所述移位寄存器的第二节点PD为高电平；

在两个相邻的所述移位寄存器之间还设有辅助晶体管，所述辅 助晶体管的栅极与第N行所述移位寄存器的第二节点PD连接，所述 辅助晶体管的源极与第N+1行所述移位寄存器的所述第一节点PU连 接，所述辅助晶体管的漏极与第N+1行所述移位寄存器的所述信号输 出电路连接。

其中，所述复位电路包括第二晶体管和第四晶体管，其中，

所述第二晶体管用于拉低所述信号输出电路的导通电压，所述 第二晶体管的源极与外部电路的低电平信号连接，所述第二晶体管的 漏极连接至所述第一节点PU，所述第二晶体管的栅极接收来自外部 电路的复位信号，并使所述第二晶体管的漏极和源极导通；

所述第四晶体管用于将所述扫描信号拉低，所述第四晶体管的 源极与外部电路的低电平信号连接，所述第四晶体管的漏极与所述信 号输出电路连接，所述第四晶体管的栅极接收来自外部电路的复位信 号，并使所述第四晶体管的漏极和源极导通。

其中，所述下拉电路包括第十晶体管和第十一晶体管，其中， 所述第十晶体管用于拉低所述信号输出电路的导通电压，所述第十晶 体管的源极与外部电路的低电平信号连接，所述第十晶体管的漏极连 接至所述第一节点PU，所述第十晶体管的栅极连接至所述第二节点 PD；

所述第十一晶体管的栅极连接至第二节点PD，所述第十一晶体 管的源极与外部电路的低电平信号连接，所述第十一晶体管的漏极与 所述信号输出电路连接。