[发明专利]栅极驱动电路及显示器

权利要求书

1.一种栅极驱动电路，包括多个级联的移位寄存器，所述移位 寄存器包括：

信号输入电路，所述信号输入电路用于接收前一移位寄存器的 输出信号，并使所述信号输出电路导通；

信号输出电路，所述信号输出电路用于接收来自外部电路的第 一时钟信号，所述信号输出电路的输出端为所述移位寄存器的输出 端；在所述信号输出电路导通后其输出端输出扫描信号；

上拉电路，所述上拉电路用于拉高所述信号输出电路的导通电 压；

复位电路，所述复位电路用于使所述信号输出电路的导通电压 以及所述信号输出电路输出的所述扫描信号复位；

下拉电路，所述下拉电路用于拉低所述信号输出电路的导通电 压以及拉低所述信号输出电路输出的所述扫描信号；

所述信号输入电路、所述信号输出电路、所述上拉电路以及所 述复位电路交汇形成第一节点(PU)，所述下拉电路的控制端为第二节 点(PD)，而且，在第N+1行所述移位寄存器输出扫描信号时，第N 行所述移位寄存器的第二节点(PD)为高电平；

其特征在于，在两个相邻的所述移位寄存器之间还设有辅助晶 体管，所述辅助晶体管的栅极与第N行所述移位寄存器的第二节点 (PD)连接，所述辅助晶体管的源极与第N+1行所述移位寄存器的所述 第一节点(PU)连接，所述辅助晶体管的漏极与第N+1行所述移位寄存 器的所述信号输出电路连接。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述复 位电路包括第二晶体管和第四晶体管，其中，

所述第二晶体管用于拉低所述信号输出电路的导通电压，所述 第二晶体管的源极与外部电路的低电平信号连接，所述第二晶体管的 漏极连接至所述第一节点(PU)，所述第二晶体管的栅极接收来自外部 电路的复位信号，并使所述第二晶体管的漏极和源极导通；

所述第四晶体管用于将所述扫描信号拉低，所述第四晶体管的 源极与外部电路的低电平信号连接，所述第四晶体管的漏极与所述信 号输出电路连接，所述第四晶体管的栅极接收来自外部电路的复位信 号，并使所述第四晶体管的漏极和源极导通。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述下 拉电路包括第十晶体管和第十一晶体管，其中，所述第十晶体管用于 拉低所述信号输出电路的导通电压，所述第十晶体管的源极与外部电 路的低电平信号连接，所述第十晶体管的漏极连接至所述第一节点 (PU)，所述第十晶体管的栅极连接至所述第二节点(PD)；

所述第十一晶体管的栅极连接至第二节点(PD)，所述第十一晶 体管的源极与外部电路的低电平信号连接，所述第十一晶体管的漏极 与所述信号输出电路连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述下 拉电路还包括第五晶体管、第六晶体管、第八晶体管以及第九晶体管， 其中，

所述第九晶体管的栅极和漏极接收来自外部电路的第二时钟信 号，所述第九晶体管的源极与所述第八晶体管的漏极连接；

所述第八晶体管的源极与外部电路的低电平信号连接，所述第 八晶体管的栅极连接至所述第一节点(PU)；

所述第五晶体管(M5)的漏极接收来自外部电路的第二时钟信 号，所述第五晶体管(M5)的栅极与所述第九晶体管的源极、所述第八 晶体管的漏极连接；所述第五晶体管(M5)的源极连接至所述第二节点 (PD)；

所述第六晶体管的漏极连接至所述第二节点(PD)，所述第六晶 体管的源极与外部电路的低电平信号连接，所述第六晶体管的栅极连 接至所述第一节点(PU)。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述信 号输入电路包括第一晶体管，所述第一晶体管的栅极和漏极用于接收 前一移位寄存器的输出信号，所述第一晶体管的源极连接至所述第一 节点(PU)。

6.根据权利要求1所述的栅极驱动电路，其特征在于，所述信 号输出电路包括第三晶体管，所述第三晶体管的漏极接收来自外部电 路的第一时钟信号，所述第三晶体管的栅极连接至所述第一节点 (PU)，所述第三晶体管的源极作为所述移位寄存器的输出端。