[发明专利]SoC地址映像的优化方法

说明书

技术领域

本发明涉及一种SoC（System on Chip，片上系统）IP（Intellectual Property）模块的组织方法，具体是涉及SoC地址映像的方法。

背景技术

SoC是将微处理器、模拟IP核、数字IP核和存储器（或片外存储器接口）集成到单一芯片上形成的系统，也叫系统级芯片，是一个专用目标集成电路。SoC的典型结构通常由至少一个作为主控制器或者主逻辑运算单元的高性能CPU/DSP和若干通过片内总线连接的功能IP组成，其中CPU/DSP被称为主设备或者主器件，功能IP被称为从设备或者从器件。因此，片上总线架构和工作模式以及工作时序都会极大地影响SoC系统的运行效率以及SoC的运行效率。

当前的SoC总线系统中，各从设备通过地址被系统统一分配，从而，当总线控制器接收到地址后，会在预置的地址列表中查找相应的从设备，并仲裁给相关请求设备进行访问。因此，对于系统级上层来说，他需要了解各从设备的对应的地址空间范围，每一个地址对应一个固定的从设备，这样才能针对准确的命中想要访问的从设备。

但随着设计规模的越来越大，这种地址分配模式限制了硬件的设计，例如DRAM控制器，一般通过两类端口挂在片内总线上，这两类端口指的是寄存器端口和存储器端口，其中寄存器端口用于一些基本的寄存器配置，存储器端口实现大数据量的数据传输（如音频数据，视频数据）。为方便软件系统架构，系统将所有功能模块，即从设备的寄存器接口单独作为一个设备也都存放在同一个地址空间，参见说明书附图1。这样在整个系统的硬件实现上，我们可以理解成多了一个硬件模块，即寄存器配置模块。

依据上述配置，例如主设备需要搬运视频数据时，视频设备的寄存器接口和存储器接口的入口操作地址均为预置的地址列表所分配，也就是在地址列表中各存在一个映射。CPU取得视频设备寄存器入口地址，解析传送的地址空间，进而对视频设备寄存器接口进行配置，因各设备间时钟不同品，因此期间需要辅有时钟不同频的从设备中异步FIFO（First Input First Output，先入先出队列）；然后DMA对视频设备存储器传送的地址空间进行解析，对相应视频设备进行相应的数据搬运操作，期间也需要时钟不同频的异步FIFO。

更进一步的说明是，使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法，设计功能正确的FIFO会遇到很多问题，同时需要比较大的资源消耗，并对配置较大的电路面积。原因在于，对于异步FIFO而言，数据是由某一个时钟域的控制信号写入FIFO，而由另一个时钟域的控制信号将数据读出FIFO。也就是说，读写指针的变化动作是由不同的时钟产生的。

嵌入式系统既有的主从设备访问方式启动的两次传输的地址空间是不同的，且映射为两个设备，在硬件结构上也被认为是对两个设备的操作。因此，主设备搬运视频数据时总线控制器需要进行两次地址解析，且时钟不同频的从设备中异步FIFO的使用频率较高，芯片设计面积相对较大，时序控制较复杂。

发明内容

本发明为了克服现有SoC地址映像方法效率低，且需要匹配较大的电路面积和较复杂的时序控制的缺陷，提供了一种优化了的SoC地址映像方法，从而减少了异步FIFO的使用频率，进而减小了电路的面积，整体时序控制相对简单。

本发明采用以下技术方案：

一种SoC地址映像的优化方法，片内总线控制器将每个从设备映射为两个入口地址，对应为从设备的寄存器接口和存储器接口，其中从设备寄存器接口入口地址被主设备统一分配，映射到主设备地址堆栈；

同时，被分配的从设备寄存器接口入口地址通过总线控制器映射到对应的从设备内。

依据本发明的一种SoC地址映像的优化方法，优化了寄存器的配置，通过总线控制器将其映射到对应的从设备内，从而，当对从设备进行访问时，首先进行的寄存器组配置，也被认为是对相应从设备的操作，对从设备的访问表现为对一个从设备的操作，而非两个从设备。减少了总线控制器解析地址的过程，同时由于硬件上表现为减少了一个从设备，降低了时钟不同频的从设备中异步FIFO的使用频率，在减小IC设计面积的同时，降低了整体时序控制的难度。

上述SoC地址映像的优化方法，依据主设备对不同从设备的访问，动态映射寄存器入口地址到所访问的从设备内。

附图说明

图1为当前SoC从设备入口地址配置结构示意图。

图2为依据本发明的一种地址映像结构示意图。

图中，1.CPU地址堆栈，2.寄存器组。