[发明专利]一种嵌入蛇形平面电磁带隙结构及其构建方法

说明书

(一)技术领域

本发明涉及一种嵌入蛇形的平面电磁带隙(Electromagnetic Bandgap，简称EBG)结构及其构建方法，属于高速电路微波技术领域。提出的EBG结构可以抑制高速电路电源配送网络(Power Distribution Network，简称PDN)从500MHz到14.5GHz的同步开关噪声(Simultaneous Switching Noise，简称SSN)。

(二)背景技术

近年来，PDN设计已经成为高速电路和混合系统设计的头等难题之一。随着电路系统向着高速率、高密度、低电压的方向发展，PDN设计的挑战将会在接下来的十年内持续增长。据2008年国际半导体技术发展路线图(ITRS)预测，到2022年，印刷电路板(PCB)上互联线间距将降到11.3nm，片上时钟速率会增长到14.3GHz，相应的电源电平会降到0.8V，最大功率密度将上升至1.73W/m²。这些趋势意味着，具有较低直流电压的集成电路(Integrated Circuit，简称IC)对高于千兆赫兹(GHz)的快速瞬态电流的需求将大幅增加。并且，由于PDN的分布和寄生效应在高频时起主导作用，高于千兆赫兹的SSN对电路的影响将越发严重。这些噪声会降低电源完整性(PI)、信号完整性(SI)，并诱发电磁干扰(EMI)。

通常来讲，消除SSN有两种方式。第一种方式是通过在芯片、封装和PCB三个层次上引入去耦电容以保持PDN在很广的频率范围内具有非常低的阻抗。理想情况下，这种方式是最有效的，因为低阻抗的PDN可以快速提供三极管跳变时所需的瞬态电流，同时，也可以抑制噪声在整个PDN上传播。然而实际中，由于在使用去耦电容时不可避免地会引入串联电感，这导致了用以旁路高频噪声的去耦电容是带限的，在高于谐振频率的频带内，去耦电容只具有感性而失效。另一种方式是采用隔离的方法将PDN的局部维持在高阻抗以削减SSN的传播。典型的隔离方式包括在电源或地平面上蚀刻缝隙或EBG图案。这种方法能有效地防止SSN传播到整个PDN平面，并且有助于解决EMI和RFI问题。目前，用于抑制SSN的平面EBG结构设计主要关注两个方面。一是阻带带宽的展宽，这是因为数字电路的开关噪声将覆盖越来越大的频率范围。二是小型化技术，这是由封装内系统(System inPackage，简称SiP)和片上系统(System on Chip，简称SoC)两大技术向更小尺寸发展的趋势所决定的。

(三)发明内容

1.发明目的

电路电源配送网络(PDN)中的噪声逐渐延伸到特高频(SHF，3～30GHz)的频率范围内，去耦电容和传统的EBG结构目前并不能很好地在如此高的频段内工作。基于此，本发明提出一种嵌入蛇形平面电磁带隙结构及其构建方法，以实现阻带带宽大、下截止频率小、制作成本低的要求。

2.技术方案

(1)本发明一种嵌入蛇形平面电磁带隙结构，该结构是由一个EBG单元沿X、Y方向在二维平面上周期性延拓形成的3×3EBG结构，每个EBG单元由三层构成，自上而下依次是蚀刻成EBG形式的电源层(以下简称EBG电源层，并定义具有该层形状的平面为EBG平面)、介质层和完整的地层，如图1所示。电源层、地层均为厚度为1.2mil(约0.0305mm)的铜片，平面尺寸为30×30mm²。介质层是30×30×0.4mm³的矩形块，材料是FR-4介质，其介电常数为4.3，损耗角正切为0.02。上述参数的选取一是依据目前主流设计的尺寸，二是由于实际加工生产受到的限制。