[发明专利]一种控制拼接屏幕同步显示的系统及方法

权利要求书

1.一种控制拼接屏幕同步显示的系统，其特征在于，该系统包含：

N个视频输入单元，任一视频输入单元连接M个视频输出单元，任一视频输入单元对接收到的数据进行图像采集获得视频数据，根据地址信息将视频数据及视频控制信息发送给M个视频输出单元；所述N为大于1的整数；所述视频控制信息至少包含分割的块号、帧号及叠层号；

M个视频输出单元，连接同步控制单元及完成大屏拼接的M个子显示屏，任一视频输出单元接收N个视频输入单元发送的视频数据及视频控制信息，根据视频控制信息获得与其连接的子显示屏对应的叠层图像块并缓存，发送同步请求至同步控制单元，根据同步应答读取缓存的叠层图像块；

所述M个视频输出单元根据来自同步控制单元的定时信号，同时输出读取的叠层图像块至与其连接的子显示屏；所述M为大于1的整数；

同步控制单元，连接M个视频输出单元，检测是否接收到M个同步请求，如果是，则生成同步应答并发送至所述M个视频输出单元，否则等待来自所述视频输出单元的同步请求。

2.根据权利要求1所述的系统，其特征在于，所述视频输出单元包含：

显示对象接收模块，连接所述N个视频输入单元及叠层控制模块，对接收到的来自所述N个视频输入单元的视频控制信息进行解析，获得所述视频输出单元对应的分割的块号、帧号及叠层号，输出视频数据、分割的块号、帧号及叠层号至叠层控制模块；

叠层控制模块，连接输出显存模块及所述同步控制单元，根据分割的块号，对接收到的视频数据进行图像分割，根据帧号及叠层号，对分割后的图像块进行叠层处理，获得叠层图像块并写入输出显存模块，在写入输出显存模块完成后发送同步请求至所述同步控制单元；

输出显存模块，用以缓存接收到的叠层图像块；

读显存模块，连接所述输出显存模块、子显示屏及所述同步控制单元，根据来自所述同步控制单元的同步应答，从所述输出显存模块读取叠层图像块，在完成读取叠层图像块后，根据来自所述同步控制单元的定时信号输出叠层图像块至与其连接的子显示屏。

3.根据权利要求1所述的系统，其特征在于，所述同步控制单元包含：

同步元件，连接所述M个视频输出单元，检测是否接收到M个同步请求，如果是，则生成同步应答并发送至所述M个视频输出单元，否则等待来自所述视频输出单元的同步请求；

定时器，连接所述M个视频输出单元，启动后生成定时信号并输出至所述M个视频输出单元。

4.根据权利要求2所述的系统，其特征在于，所述叠层控制模块包含：

显示对象处理子模块，连接所述显示对象接收模块和写显存控制子模块，根据接收到的分割的块号，对接收到的视频数据进行图像分割，获得图像块，根据接收到的帧号及叠层号，对图像块进行叠加处理，获得叠加图像块并输出至写显存控制子模块，触发写显存控制子模块；

写显存控制子模块，连接所述输出显存模块及同步请求产生子模块，根据触发将叠加图像块写入所述输出显存模块，在完成写入后触发同步请求产生子模块；

同步请求产生子模块，连接所述同步控制单元，根据触发生成同步请求并发送给所述同步控制单元。

5.根据权利要求3所述的系统，其特征在于，所述同步元件包含：

同步信号检测器，连接所述M个视频输出单元，检测是否接收到M个同步请求，如果是，则输出触发信号至同步信号发生器，否则等待来自所述M个视频输出单元的同步请求；

同步信号发生器，根据触发信号生成同步应答并输出至M个视频输出单元。

6.根据权利要求3所述的系统，其特征在于，所述同步元件为现场可编程门阵列FPGA或复杂可编程逻辑器件CPLD。