[发明专利]移位寄存器单元、移位寄存器电路、阵列基板及显示器件

说明书

技术领域

本发明涉及液晶显示器制造领域，尤其涉及移位寄存器单元、移位寄存器电路、阵列基板及显示器件。

背景技术

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(Gate Driver on Array，阵列基板行驱动)的技术量产化的实现。利用GOA技术将TFT(Thin Film Transistor，薄膜场效应晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示面板可以做到两边对称和窄边框的美观设计。同时由于可以省去Gate方向邦定Bonding的工艺，对产能和良率提升也较有利。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。现有技术提供的一种移位寄存器电路的每个移位寄存器单元由6TFT和2Cap(电容)构成如图1所示，信号端包括3个时钟信号端、一个信号输入端、两个直流信号端Vgh(高电平)端和Vg1(低电平)端、还有一个输出端Output端，在信号输入端帧起始信号STV和第一时钟信号端CLK1的低电平同时到来时电容C1将输入的帧起始信号(低电平信号)保存，该信号可以保持驱动晶体管T8处于导通状态，第二时钟信号端CLK2的低电平到来时驱动晶体管T8将第二时钟信号端CLK2的低电平信号输出，第三时钟信号端CLK3的低电平信号到来时高电压VDD将输出端OUTPUT电平拉高，并将节点A的电平拉高，以便使得晶体管T8恢复截止状态，其中每个移位寄存器单元的输出端与下一个移位寄存器单元的信号输入端连接。

由于移位寄存器电路是通过背板工艺直接做在基板上的，在背板制作工艺中，尤其是LTPS(Low Temperature Poly-silicon，低温多晶硅技术)工艺中出现的不稳定性，会造成背板间TFT特性的差异，尤其会造成TFT器件的栅极阈值电压Vth漂移，进而导致移位寄存器电路的工作失效。另外，在显示产品的显示信赖性测试中，由于长时间处于高温高湿环境中，同样会造成TFT特性发生变化，导致移位寄存器电路在工作当中的发生TFT器件的Vth漂移现象。因此现有技术提供的移位寄存电路存在输出TFT栅极Vth阈值电压漂移的现象进而影响了电路输出端输出特性的稳定性。

发明内容

本发明的实施例提供一种移位寄存器单元、移位寄存器电路、阵列基板及显示器件，能够有效改善输出TFT栅极Vth阈值电压漂移，保证输出端输出特性的稳定性。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种移位寄存器单元，包括：

一第一晶体管，该第一晶体管的栅极与输入信号端相连；

一上拉关闭单元，与高电平端、所述输入信号端和所述控制节点B相连；

一上拉开启单元，与低电平端、第三时钟信号端和所述控制节点B相连；

一第一上拉单元，与所述高电平端、所述控制节点B和所述第一晶体管的源极相连；

一第二上拉单元，与所述高电平端、所述控制节点B和输出端相连；

一触发单元，与第一时钟信号端、所述输入信号端和所述第一晶体管的源极相连；

一输出单元，与所述第二时钟信号端、所述输出端、所述第一晶体管的漏极相连；

其中，所述上拉关闭单元用于在所述输入信号端有低电平输入时关闭所述第一上拉单元和所述第二上拉单元，所述上拉开启单元用于在所述第三时钟信号端输入低电平时开启所述第一上拉单元和所述第二上拉单元；所述第一上拉单元在开启时用于拉高所述第一晶体管的源极电平，所述第二上拉单元用于在开启时拉高输出端电平；所述触发单元用于在所述第一时钟信号端输入低电平时将输入信号输出至所述第一晶体管的源极，所述第一晶体管用于在输入信号端输入低电平时将输入信号输入至所述输出单元，所述输出单元用于保存所述输入信号并在第二时钟信号端输入低电平时将所述输入信号输出；同时所述第一晶体管在输入信号端输入高电平的时刻保持截止状态。

所述移位寄存器单元还包括：

一第二晶体管，该第二晶体管的栅极与所述控制节点B相连，该第二晶体管的源极与所述第一晶体管的源极相连，该第二晶体管的漏极和所述第一晶体管的漏极相连；其中当所述控制节点B为低电平时所述第二晶体管保持导通以拉高所述第一晶体管的漏极电平，停止所述输出单元输出信号；当所述控制节点B为高电平时，所述第二晶体管保持截止状态。