[发明专利]半导体器件

说明书

相关申请的交叉引用

本申请要求于2011年11月8日提交的韩国专利申请No.10-2011-0115999的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种包括用以支持预加重(pre-emphasis)操作的数据输出电路的半导体器件。

背景技术

图7是现有的数据输出电路的框图。

参见图7，现有的数据输出电路包括预主驱动单元700和主驱动单元720。

预主驱动单元700被配置为将输出数据OUT_DATA反相并驱动。

主驱动单元720被配置为将预主驱动单元700的输出数据驱动到数据输出焊盘DQ。

照此，现有的数据输出电路在没有预加重操作的情况下简单地将输出数据OUT_DATA驱动到数据输出焊盘DQ。因此，数据输出电路根据输出数据OUT_DATA的模式而输出不同摆幅的电压，如在图6A和图6B(现有技术)的数据输出焊盘DQ的电压电平波形中所示出的那样。

即，在输出数据OUT_DATA快速地在模式“0”与“1”之间变化的时段A或C期间，数据输出焊盘DQ的电压电平在比电源电压VDD低一定量的电压电平与比接地电压VSS高一定量的电压电平之间摆动。然而，在输出数据OUT_DATA的模式“0”或“1”保持一定时间或更长时间的时段B期间，数据输出焊盘DQ的电压电平在电源电压VDD与接地电压VSS之间摆动。

如此，现有的数据输出电路的摆幅可能根据输出数据OUT_DATA的模式而不规则地变化。因此，在数据输出通道中可能由符号间干扰(ISI)而降低抖动特性。

发明内容

本发明的一个实施例针对一种用于支持预加重操作的数据输出电路。

本发明的另一个实施例针对一种能够响应于连续输入的输出数据的逻辑电平而自动应用预加重操作的数据输出电路。

本发明的另一个实施例针对一种无论输出数据的频率变化如何都能够自动地设定最佳预加重操作时段的数据输出电路。

根据本发明的一个实施例，一种半导体器件包括：主驱动单元，所述主驱动单元被配置为将并行施加的第一数据和第二数据串行化，并将串行化数据输出给数据输出焊盘；以及辅助驱动单元，所述辅助驱动单元被配置为在所述第一数据和所述第二数据具有不同逻辑电平的时段内驱动所述数据输出焊盘。

根据本发明的另一个实施例，一种半导体器件包括：主驱动单元，所述主驱动单元被配置为接收输出数据并驱动数据输出焊盘；以及辅助驱动单元，所述辅助驱动单元被配置为，当所述输出数据和延迟数据具有不同逻辑电平时驱动所述数据输出焊盘，其中所述延迟数据是响应于源时钟信号基于数据输出时段来延迟所述输出数据而获得的。

附图说明

图1是说明用于支持预加重操作的数据输出电路的框图。

图2A是根据本发明的第一实施例的用于支持预加重操作的数据输出电路的框图。

图2B和图2C是图2A所示的辅助驱动单元的框图。

图3A和图3B是根据本发明的第一实施例的图2B和图2C中的逻辑电平检测器的详细电路图。

图3C是根据本发明的第一实施例的图2B中的预辅助驱动器的详细电路图。

图4A是说明根据本发明的第二实施例的用于支持预加重操作的数据输出电路的框图。

图4B和图4C是图4A所示的辅助驱动单元的框图。

图5A和图5B是根据本发明的第二实施例的图4B和图4C中的逻辑电平检测器的详细电路图。

图5C是根据本发明的第二实施例的图4B中的预辅助驱动器的详细电路图。

图6A和图6B是说明根据本发明的实施例的用于支持预加重操作的数据输出电路的操作的时序图。

图7是现有的数据输出电路的框图。

具体实施方式

下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。

[第一实施例]

图1是说明用于支持预加重操作的数据输出电路的框图。