[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

主驱动单元，所述主驱动单元被配置为将并行施加的第一数据和第二数据串行化，并将串行化数据输出至数据输出焊盘；以及

辅助驱动单元，所述辅助驱动单元被配置为，在所述第一数据和所述第二数据具有不同逻辑电平的时段中驱动所述数据输出焊盘，以及在所述第一数据和所述第二数据具有相同逻辑电平的时段中不驱动所述数据输出焊盘。

2.如权利要求1所述的半导体器件，其中，所述主驱动单元包括：

数据串行器，所述数据串行器被配置为将所述第一数据和所述第二数据串行化；以及

主驱动器，所述主驱动器被配置为将从所述数据串行器顺序地输出的串行化数据输出至所述数据输出焊盘。

3.如权利要求2所述的半导体器件，其中，所述辅助驱动单元包括：

逻辑电平检测器，所述逻辑电平检测器被配置为检测所述第一数据和所述第二数据的逻辑电平，并响应于检测结果来控制驱动使能信号的电压电平；以及

辅助驱动器，所述辅助驱动器被配置为，响应于所述驱动使能信号的电压电平而将从所述数据串行器顺序地输出的串行化数据输出至所述数据输出焊盘。

4.如权利要求3所述的半导体器件，其中，所述逻辑电平检测器被配置为，在所述第一数据和所述第二数据具有不同逻辑电平的时段中输出具有处于电源电压电平与接地电压电平之间的中间电平的所述驱动使能信号，在所述第一数据和所述第二数据都具有逻辑高电平的时段中输出具有与所述接地电压电平相同的电压电平的所述驱动使能信号，以及在所述第一数据和所述第二数据都具有逻辑低电平的时段中输出与所述电源电压电平具有相同电压电平的所述驱动使能信号。

5.如权利要求4所述的半导体器件，其中，所述逻辑电平检测器包括：

第一反相器，所述第一反相器被配置为将所述第一数据反相；

第二反相器，所述第二反相器被配置为将所述第二数据反相；以及

驱动使能信号输出部，所述驱动使能信号输出部被配置为将所述第一反相器的输出信号与所述第二反相器的输出信号组合，并输出组合的信号作为所述驱动使能信号。

6.如权利要求3所述的半导体器件，其中，所述辅助驱动器被配置为在所述第一数 据和所述第二数据具有不同逻辑电平的时段中向所述数据输出焊盘供给电源电压或接地电压，而在所述第一数据和所述第二数据具有相同逻辑电平的时段中阻止所述供给。

7.如权利要求6所述的半导体器件，其中，所述辅助驱动器包括：

上拉预辅助驱动器，所述上拉预辅助驱动器被配置为，响应于所述驱动使能信号而将所述串行化数据反相；

上拉辅助驱动器，所述上拉辅助驱动器被配置为，响应于所述上拉预辅助驱动器的输出数据而向所述数据输出焊盘供给所述电源电压；

下拉预辅助驱动器，所述下拉预辅助驱动器被配置为，响应于所述驱动使能信号而将所述串行化数据反相；以及

下拉辅助驱动器，所述下拉辅助驱动器被配置为，响应于所述下拉预辅助驱动器的输出信号而向所述数据输出焊盘供给所述接地电压。

8.如权利要求1所述的半导体器件，其中，所述辅助驱动单元包括：

逻辑电平检测器，所述逻辑电平检测器被配置为，检测所述第一数据和所述第二数据的逻辑电平，并生成电压电平响应于检测结果而被确定的上拉驱动数据和下拉驱动数据；

上拉辅助驱动器，所述上拉辅助驱动器被配置为，将所述上拉驱动数据输出给所述数据输出焊盘；以及

下拉辅助驱动器，所述下拉辅助驱动器被配置为，将所述下拉驱动数据输出至所述数据输出焊盘。

9.如权利要求8所述的半导体器件，其中，所述逻辑电平检测器包括：

上拉逻辑电平检测部，所述上拉逻辑电平检测部被配置为，在所述第一数据处于逻辑高电平而所述第二数据处于逻辑低电平的时段中将所述上拉驱动数据激活；以及

下拉逻辑电平检测部，所述下拉逻辑电平检测部被配置为，在所述第一数据具有逻辑低电平而所述第二数据具有逻辑高电平的时段中将所述下拉驱动数据激活。