[发明专利]通过可移除侧墙集成工艺增强应力记忆效应的方法

说明书

技术领域

本发明涉及一种半导体CMOS器件集成工艺，尤其涉及一种通过可移除侧墙集成工艺增强应力记忆效应的方法。

背景技术

在进入65纳米及其以下技术节点之后，SMT（Stress Memory Technique，应力记忆技术）和SPT（Stress Proximity Technique，应力渐进效应技术）技术已经比较广泛地应用在逻辑器件NMOS上以增进器件性能。

在申请号为201110138147.3的中国专利中，提供一种无侧墙CMOS器件的制备方法，该方法包括：在CMOS器件已形成的栅极上沉积一不定形碳薄膜；刻蚀不定形碳薄膜，形成栅极侧壁的侧墙，刻蚀掉侧墙采用的是干法刻蚀；进行源漏离子注入并实施热处理；在栅极顶部和源漏区顶部制备金属硅化物薄膜，刻蚀掉侧墙，金属硅化物薄膜为硅化钴薄膜或者硅化镍薄膜；沉积一通孔蚀刻停止层覆盖于CMOS器件表面；在通孔蚀刻停止层之上沉积一金属沉积前介电质层。

上述方法中，采用无定形碳作为可以移除的侧墙层，从而在硅化物形成之后，接触孔阻挡层CESL结构沉积之前采用干法刻蚀将之去除，从而达到采用SPT技术之目的。但是，该工艺容易造成硅化物的氧化，从而影响器件的最终性能，如硅化物损失，接触电阻的变化等等问题。

发明内容

本发明通过改进45纳米的现有侧墙集成工艺，可以达到增强应力记忆效应的目的，从而改进NMOS器件的性能。

为了实现上述目的，本发明提供一种通过可移除侧墙集成工艺增强应力记忆效应的方法，包括以下顺序步骤：

首先，在具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底表面及栅极表面、侧壁上淀积一无定形碳层，刻蚀除去多余的无定形碳层形成栅极侧墙。

其次，在硅衬底表面、栅极及栅极侧墙表面淀积一氮化硅薄膜层，并对氮化硅薄膜层下的整个硅衬底进行漏/源粒子的注入。

接着，除去氮化硅薄膜层和侧墙，在硅衬底表面及栅极表面、侧壁上淀积一应力氮化硅层，对整个器件进行退火处理。

最后，除去应力氮化硅层，进行后续硅化物形成过程。

在上面提供的方法中，其中采用干法或湿法除去氮化硅薄膜层。

在上面提供的方法中，其中采用灰化工艺除去侧墙。

在上面提供的方法中，其中所述退火处理采用快速热退火或激光脉冲退火。

在上面提供的方法中，其中所述刻蚀采用干法刻蚀或湿法刻蚀处理。

本发明提供的方法通过可移除侧墙集成工艺来增强应力记忆效应，从而该改进NMOS器件的性能。

附图说明

图1是本发明中具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底结构图。

图2是本发明中淀积无定形碳层后的结构示意图。

图3是本发明中形成侧墙后的结构示意图。

图4是本发明中淀积氮化硅薄膜层并完成漏/源粒子注入后的结构示意图。

图5是本发明中除去氮化硅薄膜层和侧墙后的结构示意图。

图6是本发明中淀积应力氮化硅层后的结构示意图。

图7是由本发明中所供方法所形成的结构示意图。

具体实施方式

本发明提供一种通过可移除侧墙集成工艺来实现增强应力记忆效应的方法，该方法包括：首先，在具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底表面及栅极表面、侧壁上淀积一无定形碳层，刻蚀除去多余的无定形碳层形成栅极侧墙。其次，在硅衬底表面、栅极及栅极侧墙表面淀积一氮化硅薄膜层，并对氮化硅薄膜层下的整个硅衬底进行漏/源粒子的注入。接着，除去氮化硅薄膜层和侧墙，在硅衬底表面及栅极表面、侧壁上淀积一应力氮化硅层，对整个器件进行退火处理。最后，除去应力氮化硅层，进行后续硅化物形成过程。

以下通过实施例对本发明提供的实现增强应力记忆效应方法作进一步详细的说明，以便更好本发明创造的内容，但实施例并不限制本发明创造的保护范围。

首先，在如图1所示的具有浅沟槽2、栅极结构和轻掺杂漏/源区51、52、53、54的硅衬底1表面及栅极表面、侧壁上淀积一无定形碳层7，淀积后的结构如图2所示。在图1中，标记为3的是栅极多晶硅，标记为41和42的是栅氧化物。采用干法刻蚀除去多余的无定形碳层7部分，从而形成栅极侧墙7，所形成的侧墙如图3所示。

其次，在硅衬底表面、栅极及栅极侧墙7表面淀积一氮化硅薄膜层8，并对氮化硅薄膜层8下的整个硅衬底进行漏/源粒子的注入，该结构的示意图如图4所示。在图4中，由无定形碳制作的侧墙7保护其下方硅衬底没有粒子注入，图中源/漏掺杂区的区域增大。