[发明专利]低电压驱动缓冲电路芯片

说明书

技术领域：

本发明涉及一种适用于低压操作的缓冲电路芯片，是一种集成电路芯片。

技术背景：

集成电路通常需要可以工作在低电源电压的缓冲电路。过去有一个共同的难题，那就是当集成电路的供电电池接近其使用寿命结尾时，电池电压大幅度下降，当这种情况发生时，缓冲电路的一级或者多级有可能成为饱和。当一极变成饱和时，其增益就大幅度降低；它的输入偏置电流要求增加，且总体上该极的性能会急剧变差。当电路的一级或多级变为饱和时，电路完全停止工作。

发明内容：

本发明的目的是提供一种低电压驱动缓冲电路芯片，适应低电源电压操作，可能由于遭受一级或多级的饱和而低于现有技术电路。为了达到这一目的本发明从它的广泛方面提供一种适合于在低电压下工作的缓冲电路。

本发明的技术解决方案是：

一个电源由一单独的电池和一连接到电池上的电压调节器组成，电池拥有一种电压，它可以下降到接近电池的最终寿命值一伏特，电源的第一和第二终端提供一个可调节电压，第一、第二和第三晶体管每个都有一个基极，发射极，和集电极，晶体管从NPN或PNP管中选择，第一和第二晶体管是其中一种而第三晶体管是另一种，输入端连接第一晶体管的基极，第一晶体管的发射极通过一个第一电阻连接第一端，电源连在第一晶体管的集电极和用于加载到第一晶体管的第二端之间，第一晶体管的集电极连接第二晶体管的基极，第二晶体管的发射极通过第二电阻连接第一端，第二晶体管的集电极与第二端耦合，第二晶体管的发射极连接第三晶体管的基极，第三晶体管的集电极同时连接输出端和第一晶体管的发射极，第三晶体管的发射极通过第三电阻连接第二端，以便一个输入信号作用于输入端，将在输出端产生一个相应信号。

附图说明：

附图1是一个典型的现有技术的缓冲电路

附图2是一个根据发明原理所绘的较佳的电路。

具体实施方式：

首先，参考附图1，一个NPN晶体管Q11有一个输入端2与它的基极连接，它的集电极与一个PNP晶体管Q12的基极连接。晶体管Q11的集电极又通过一个电流源4(通常是一个PNP晶体管)与一个电源电压Vcc的正极连接。晶体管Q11的发射极通过电阻R1接地(连接到电源电压的负极)。

晶体管Q12的发射极与电源电压Vcc连接，晶体管Q12的集电极同时连接一个输出端6和晶体管Q11的发射极。

附图1电路呈现的是一个集成电路的仿真图，晶体管Q11，Q12，电源4，电阻R1和它们的连线都集成于一个微型的基片上。因为仿真集成电路的技术被众所周知，而且不是本发明的组成部分，这样的集成电路的机械结构不能被描述。

正常工作，没有晶体管饱和时，晶体管Q11用作共射极，提供高增益。晶体管Q12是一个PNP管共射极，提供一个从它的集电极到晶体管Q11的发射极的负反馈，以便于输入和输出信号的不同之处可以通过晶体管Q11被放大。结果是，附图1电路作为一个统一正相放大缓冲电路正常工作。

在工作时晶体管Q11的基极通常是偏置0.65伏左右。另外，在许多电路中电源电压Vcc由一个单独的电池单元10和一个电压调节器12提供(例如在助听器中)。考虑到临近电池寿命尾声时电池电压会下降，电源电压Vcc应该设定到比临近电池寿命结束时的电池电压低。因此想要设定电压Vcc在0.9伏左右。

众所周知的一个典型的集成电路PNP晶体管例如Q12的基极-发射极电压通常是0.6伏。(因为一个集成电路NPN晶体管的基极-发射极电压通常通常是0.6伏。)这里将电源4置于0.6伏而将晶体管Q11置于0.3伏。这些电压都附在为了说明目的的附图1上。

由于晶体管Q11的基极如上表明偏置0.65伏，我们将看到，晶体管Q11的集电极电压远远低于基极电压。这里将晶体管Q11置于饱和。

当一个晶体管的基极-集电极结正向偏置时饱和发生。例如，直到基极-集电极结是正向偏置约0.35伏的一个NPN集成电路晶体管和约0.4伏的一个PNP集成电路晶体管，晶体管的性能才急剧降低。精确电压问题取决于设备的几何形状和制造技术。这一方面的降低将称为实际饱和度。

在附图1电路可以看出，晶体管Q11的基极-集电极结正向偏置0.35伏特。这导致实际饱和度是不可取的。此外晶体管Q12的β常数在集成电路中通常很低，而这需要晶体管Q11有更高的集电极电流，由此所带来的更高的输入偏置电流。另外晶体管Q12负载晶体管Q11的集电极，减少回路增益。