[发明专利]增加对单事件翻转的抵抗力的储存电路及方法

说明书

技术领域

本发明涉及储存电路及该储存电路的操作方法，该储存电路可提高对单事件翻转的抵抗力(resilience)。

背景技术

数据处理系统中的储存元件易受单事件翻转(SEU)影响，这样的SEU因离子或电磁辐射冲击器件中的敏感节点并使状态翻转，从而导致所储存数据的状态改变。现有技术文献已提出了许多不同的方法，以企求在储存单元中实现SEU稳健性。

例如，一种已知现有技术被称为内建软错误恢复(BISER)。根据BISER技术，用两个传统的主从触发器对数据信号进行采样，而该两个主从触发器的输出接着通过一个C元件。该C元件只在两个触发器的输出相匹配时允许从它的输出传出数据值。由于SEU通常只影响其中一个触发器，因此确保了从C元件传出的输出不因SEU的存在而改变。此种BISER技术在如下文献中有所描述：例如，在IEEE超大规模集成电路系统期刊第四卷第十二期(2006年12月)第1368至1378页所刊载M.Zhang、S.Mitra、T.M.Mak、N.Seifert、N.J.Wang、Q.Shi、K.S.Kim、N.R.Shanbhag及S.J.Patel所著题为“Sequential element design with built-in soft error resilience”的文章；以及第13届IEEE国际在线测试研讨会(IOLTS 2007)出版刊物第23至28页所刊载Ming Zhang、T.M.Mak、Jim Tschanz、Kee Sup Kim、Norbert Seifert及Davia Lu所著题为“Design for Resilience to Soft Errors and Variations”的文章。

另一项也使用C元件的技术称为抗辐射设计(radiation hardened by design，RHBD)。RHBD闩锁器使用三个C元件，此种设计的一个例子在IEEE计算机学会于美国华盛顿特区举办的第14届IEEE国际在线测试研讨会(IOLTS)论文集第175至176页所刊载Z.Huang及H.Liang所著题为“A New Radiation Hardened by Design Latch for Ultra-Deep-Sub-Micron Technologies”的文章中有所描述。

另一已知现有技术涉及在数据处理装置中提供功能电路，此数据处理装置具备纠错电路，该纠错电路能检测功能电路操作时的错误并在操作中修复这些错误。该种纠错电路可以各种方式付诸实现，但在一个实施例中可以采取诸如共有美国专利第7,278,080号中介绍的单事件翻转容许触发器(single event upset tolerant flip-flop)，这项专利所介绍的设计技术有时被称为“Razor”(剃刀)，其完整内容在此以参考文件并入。根据基本的Razor技术，处理阶段时通过比较未延迟数值及延迟数值来检测错误，而这些数值的撷取时间有些微差异。尽管Razor技术的主要功用是在关键路径上提供延迟错误容许触发器，以使给定频率下供给管芯的电压可按比例缩小至初次错误点(PoFF)(因而降低设计上的不必要容限)，将明白此种设计亦可允许用来检测SEU并原位校正。另一介绍Razor技术的论文可见于2009年1月出版的IEEE固态电路期刊(JSSC)第44卷第1期“Razor II：In-Situ Error Detection and Correction for PVT and SER Tolerance”。

根据另一称为XSEUFF的已知设计，其使用扫描触发器中可用的冗余，并使用多数表决电路(majority voting circuit)来校正SEU导致的错误。尽管再利用扫描触发器可节省面积，但因扫描触发器中的开关活动导致动态电力开销较高。此种技术介绍于2008年1月4至8日举办的21届国际超大规模集成电路设计会议刊物第39至44页，由A.Jagirdar、R.Oliveira及T.J.Chakraborty所著题为“A Robust Architecture for Flip-Flops Tolerant to Soft-Errors and Transients from Combinational Circuits”的文章。