[发明专利]一种无损铜后道可靠性测试工艺

说明书

技术领域

本发明涉及半导体集成电路及其制造领域，尤其涉及一种无损铜后道可靠性测试工艺。

背景技术

随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。随着半导体性能要求的不断提高，集成电路中的可靠性测试工艺已经成为芯片制造中核心的工序。

而在当前的后道可靠性测试工艺中，一般采用电迁移（electro-migration，简称EM）或应力迁移（stress-migration，简称SM）测试工艺，这两种测试工艺均采用破坏性的测量方法，其基本原理是利用高温、高电压、大电流等极端条件下加速器件老化，以使得器件硬失效，之后，通过采用一定的工艺方法来反推器件在正常工作下的寿命。

由于EM或SM均采用破坏性的测量方法，会造成测试器件的浪费进而增大生产成本；另外，由于器件中的铜(Cu)具有优良抗电迁移能力，既需要耗费大量的测试时间，使得后期工艺时间较长，且在实际生产工艺中对于后道可靠性监控难度大，成本高。

1925年，J. B.约翰逊（J.B.Johnson）在“低频电路中的肖特基效应”的论文中第一次提出了“1/f 噪声”这一术语。在考查肖特基效应时，J. B.约翰逊发现除了散粒噪声（shot noise）以外，在低频部分还有较强烈的电流噪声。若使用氧化物阴极，该电流就更大，且这个在低频部分的电流噪声的功率谱密度和频率 f 成反比，因此，他把这种噪声称作“1/f 噪声”（1/f noise）。1/f噪声也叫闪烁噪声（flicker noise），是有源器件中载波密度的随机波动而产生的，它会对中心频率信号进行调制，并在中心频率上形成两个边带，降低了振荡器的Q值。由于1/f噪声是在中心频率附近的主要噪声，因此在设计器件模型时必须考虑到它的影响。

发明内容

本发明公开了一种无损铜后道可靠性测试工艺，其中，包括以下步骤：

步骤S1：根据工艺需求进行可靠性测试结构设计；

步骤S2：根据工艺需求进行测试器件的制备；

步骤S3：对所述测试器件进行可靠性测试，并同时采用1/f噪声系统采集所述测试器件的噪声信息数据；

步骤S4：建立测试器件可靠性寿命与测试器件噪声的函数关系；

步骤S5：通过采用1/f噪声系统采集后道工艺中器件的噪声信息数据，并利用测试器件可靠性寿命与测试器件噪声的函数关系对后道工艺的可靠性进行监控。

上述的无损铜后道可靠性测试工艺，其中，所述步骤S1中的可靠性测试结构设计为常规的后道工艺过程的可靠性性测试结构的设计。

上述的无损铜后道可靠性测试工艺，其中，所述步骤S2中的测试器件为测试晶圆。

上述的无损铜后道可靠性测试工艺，其中，所述步骤S3中的对所述测试器件进行常规的可靠性测试，且同时采用常规的1/f噪声系统采集所述测试器件的噪声信息数据。

上述的无损铜后道可靠性测试工艺，其中，对所述测试器件进行常规的可靠性测试，既采用测试器件实际工作的环境条件进行可靠性测试，以实现无损的后道可靠性评估。

综上所述，由于采用了上述技术方案，本发明提出一种无损铜后道可靠性测试工艺，通过在后道可靠性测试工艺中，采用常规的1/f噪声系统收集噪声数据信息，并根据该数据信息建立测试器件的可靠性寿命与1/f噪声之间的函数关系，实现无损的后道可靠性评估，不仅降低了工艺成本还减小了测试周期；且在后续的后道工艺中，利用1/f噪声系统采集器件噪声信息数据，根据器件的可靠性寿命与1/f噪声之间的函数关系，能较好的实现后道工艺可靠性的早期预警。

附图说明

图1是本发明无损铜后道可靠性测试工艺中常规1/f噪声系统的电路结构图；

图2是本发明无损铜后道可靠性测试工艺的流程示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图1是本发明无损铜后道可靠性测试工艺中常规1/f噪声系统的电路结构图；图2是本发明无损铜后道可靠性测试工艺的流程示意图。

由于在电迁移过程中，当器件电阻变化3％时，测得对应的器件噪声功率谱的变化幅度会达到1000％，既器件材料本身的噪声对于潜在缺陷具有极度的敏感性，所以可以采用1/f噪声系统作为后道可靠性的检测方法，以建立1/f噪声与器件常规可靠性寿命之间的对应关系，进而在该对应关系建立后，使用1/f噪声测试可以部分或者全部取代常规的破坏性后道可靠性测试。