[发明专利]一种静电保护触发电路

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种静电保护触发电路。

背景技术

静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD(Electro-Static discharge)的意思是“静电释放”。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。

传统静电保护触发电路结构(如图1所示)，使用R和C匹配的触发电路，在静电保护时，其电容处于充电状态而产生电流，流经下方电阻抬高触发输出端的电压，形成触发源。此结构虽然简单，但是电容和电阻的匹配固定，在不同频率的静电进入时，无法提供稳定的触发源给保护器件，易导致保护器件的泄放电流能力不稳定，造成器件损毁。

发明内容

本发明要解决的技术问题是提供一种利用已有CMOS器件实现具有低触发电压，高电流泄放能力的静电保护触发电路，能为静电保护器件提供稳定、快速的触发源。

为解决上述技术问题本发明的静电保护触发电路，包括：第一开关电路、第二开关电路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源极接静电进入端，第一PMOS管的栅极接地，第一PMOS管的漏极与第一开关电路的输出端、第二PMOS管的栅极和第二NMOS管的栅极相连；

第一开关电路的输入端、第一NMOS管的源极和第二开关电路的输出端均接地；第一NMOS管的漏极、第二PMOS管的漏极与第二开关电路的输入端相连，作为本电路的触发输出端接N型ESD保护器件的栅极/衬底端。

其中，第一开关电路、第二开关电路分别是由至少2个串联的二极管构成的二极管串，各二极管串中第一二极管的阴极分别作为第一开关电路、第二开关电路的输出端，各二极管串中最末一个二极管的阳极分别作为第一开关电路、第二开关电路的输入端，各二极管串中第N个二级管阴极接第N-1个二极管的阳极，第N个二级管阳极接第N+1个二极管的阴极，N≥2。

其中，第一开关电路、第二开关电路是由至少2个源栅极短接的PMOS管串联构成的PMOS管串，各PMOS管串中第一个PMOS管源栅极短接端作为第一开关电路、第二开关电路的输出端，各PMOS管串中最末一个PMOS管的漏极作为第一开关电路、第二开关电路的输入端，各PMOS管串中第N个PMOS管源的栅极短接端接第N-1个PMOS管的漏极，第N个PMOS管的漏极接第N+1个PMOS管的源栅极短接端，N≥2。

本发明的静电保护触发电路具有低触发电压，高电流泄放能力，能为静电保护器件提供稳定、快速的触发源。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种传统静电保护触发电路的示意图。

图2是本发明静电保护触发电路的示意图。

图3是本发明静电保护触发电路第一实施例的示意图。

图4是本发明静电保护触发电路第二实施例的示意图。

具体实施方式

如图2所示，本发明的静电保护触发电路包括：第一开关电路、第二开关电路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源极接静电进入端，第一PMOS管的栅极接地，第一PMOS管的漏极与第一开关电路的输出端、第二PMOS管的栅极和第二NMOS管的栅极相连；

第一开关电路的输入端、第一NMOS管的源极和第二开关电路的输出端均接地；第一NMOS管的漏极、第二PMOS管的漏极与第二开关电路的输入端相连，作为本电路的触发输出端接N型ESD保护器件的栅极/衬底端。

如图3所示，本发明第一实施例包括：第一开关电路、第二开关电路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源极接静电进入端，第一PMOS管的栅极接地，第一PMOS管的漏极与第一开关电路的输出端、第二PMOS管的栅极和第二NMOS管的栅极相连；

第一开关电路的输入端、第一NMOS管的源极和第二开关电路的输出端均接地；第一NMOS管的漏极、第二PMOS管的漏极与第二开关电路的输入端相连，作为本电路的触发输出端接N型ESD保护器件的栅极/衬底端。

第一开关电路、第二开关电路分别是由2个阴阳极串联的PN二极管构成的二极管串；