[发明专利]用于微电子和微系统的结构的制造方法

说明书

本申请是于2005年9月27日提交的、申请号为200580033080.X(PCT/EP2005/054854)、发明名称为“用于微电子和微系统的新结构以及制造方法”的发明申请的分案申请。

技术领域

本发明涉及用于半导体器件或MEMS类型装置，具体为SOI装置或SOI类型装置的新结构的制造。

背景技术

许多MEMS(微机电系统)微系统是使用SOI(绝缘层上覆硅)材料制成的，其中SOI材料具体可用于获得悬浮在空腔上方的单晶硅膜。

SOI类型材料是包括表面层2的结构，该表面层由位于绝缘层4(通常为二氧化硅)上的单晶硅制成(图1)。例如，通过将表面被氧化的硅晶片6通过分子键合方式与另一个硅晶片组合在一起，来获得这些结构。

这种组合过程包括：对两个晶片进行表面处理的步骤；使晶片接触的步骤；以及热处理步骤。传统上，该热处理在通常为900℃至1250℃之间的温度下进行，持续2小时。

之后，对这两个晶片中的至少一个进行打薄(thin)，在绝缘层4上留下较薄的半导体层2。

有时需要例如由单晶硅制成的薄悬浮膜，来制造一些微系统。

器件制造商经常使用SOI材料的晶片来获得这种膜。他们使用表面层作为有源层(活性层)来制造装置，且使用隐埋氧化物(buried oxide)层作为牺牲层。

例如，在表面硅2中形成开口12，使得可以对隐埋氧化物层4进行蚀刻(图2A)。

该隐埋氧化物通常被化学蚀刻(例如用HF)，这导致在层4中形成空腔14(图2B)。

之后，孔12可保持打开或例如通过材料(例如，硅)的沉积可被再次封闭(图2C)。因而，结果是在层2中形成悬浮膜16，并且在该悬浮膜上或悬浮膜中可形成微系统18(图2D)。

控制掩埋层的蚀刻通常是困难的。具体地，在化学蚀刻过程中可能出现问题，蚀刻液可能作为温度或pH值的函数而改变，这导致难以控制蚀刻孔及其尺寸。

伴随该技术出现的另一个问题是，不可能在层2的平面中从开口12形成的圆形孔开始制作任意形状的空腔，例如正方形、矩形或多边形的空腔。

化学蚀刻基本上是各向同性的，并且围绕由开口12限定的中心孔同心地进行。

为了获得类似于矩形的不定形状，可尝试使用多个孔12，但是进而极难获得直角。

因此，出现的问题是，需要发现一种用于制造悬浮膜以及空腔(尤其是通过使用SOI晶片的技术)的新工艺。

还出现的相同问题是，需要在空腔上方制造由压电材料、热电材料、或磁性材料制成的膜。

出现的另一个问题是，需要能够在一种结构中制成悬浮空腔或膜，所述结构包括可能为半导体的表面层(但是所述表面层也可为压电类型、热电类型或磁性类型的)、掩埋层、以及支架或用作支架的底层。

出现的另一个问题是，产生空腔之后所形成的组件需要机械稳定性。

因此，出现的问题是，需要发现以下类型的新结构以及机械加固所述结构的方法(means)，所述新结构包括表面层(其可能为半导体层，但是也可为压电类型、热电类型或磁性类型的)、掩埋层以及支架或用作支架的底层。

发明内容

本发明可用于制造一种结构，该结构包括表面层(其具体可为半导体的、或压电类型、热电类型或磁性类型的)、包含至少一个任意形状空腔的掩埋层、以及支架或用作支架的底层。

本发明涉及用于制造包括表面层、至少一个掩埋层、以及支架的结构的方法，该方法包括：

-在第一支架上制造第一结构的第一步骤，所述第一结构包括具有由第一材料制成的第一区域以及包括空腔的至少一个第二区域的第一层，所述空腔填充有第二材料，所述第二材料的蚀刻速率高于或低于所述第一材料的蚀刻速率；

-之后形成所述掩埋层以及形成所述表面层的第二步骤，所述掩埋层由所述第一层形成，所述表面层通过所述第一结构与第二支架的组合而形成。

因此，在表面层形成之前，具有较高蚀刻速率的材料所构成的区域的形状被限定为，使得该形状可随意选择，因而，掩埋层中空腔在该材料(其具有较高蚀刻速率)的随后蚀刻过程中所具有的形状可被预先确定。

这在形状的选择上提供了良好的灵活性，并且放宽了待蚀刻的层或区域的蚀刻条件，或减少了对这些条件的依赖性。

由第一材料制成的掩埋层包括由至少一种第二材料构成的至少一个区域，该第二材料被优选地选择为，该材料与第一材料在随后蚀刻过程中的特性是不同的；且其蚀刻速率不同于第一材料的蚀刻速率。