[发明专利]一种动态随机存取存储器的变频方法

说明书

技术领域

本发明属于动态随机存取存储器技术领域，尤其涉及一种动态随机存取存储器(DRAM)的变频方法。

背景技术

随着嵌入式电子产品的发展，现在的微处理器已经能够运行更高的主频，比如说arm-context a9已经可以达到主频1.2Ghz，满足了嵌入式智能操作系统运行的需要，实现智能操作系统的各种应用需求。基于操作系统的大内存的需求和成本的考虑，目前市场一般选择DRAM作为系统内存。例如，将DDR(双倍速率同步动态随机存储器)，DDR2和DDR3这些速度快、成本低的存储器作为系统内存。

锁相环(PLL)可以分别为系统中的微处理器、存储器和外设接口提供不同频率的时钟信号。在系统运行过程中，需要根据功耗要求或运算速度要求对DRAM的时钟信号进行频率调整，也就是对DRAM进行变频操作。在DRAM变频过程中，需要停止微处理器对DRAM的访问。

但是，在DRAM进行变频的过程中，与该DRAM相关的外部设备会通过微处理器获取错误数据，外部设备利用该错误数据进行后续操作时，必然会产生预期外的效果，从而影响用户的用户体验。因此，如何解决该问题是本领域技术人员亟待解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种DRAM的变频方法，可以解决DRAM变频过程中外部设备会获取错误数据的问题，从而提高用户的用户体验。

为实现上述目的，本发明提供如下技术方案：

一种DRAM的变频方法，包括：冻结与所述DRAM相关的外部设备，禁止所述外部设备输出请求新数据的指令；控制所述DRAM进入省电模式或进行自刷新；将第一变频代码拷贝至预设缓冲区；运行所述第一变频代码，控制锁相环将所述DRAM的时钟频率调整至预设频率；控制所述DRAM退出省电模式或停止自刷新；解冻所述外部设备，允许所述外部设备输出请求新数据的指令。

优选的，

在上述方法中，控制锁相环将所述DRAM的时钟频率调整至预设频率，具体为：通过调整所述DRAM时钟信号的分频系数，将所述DRAM的时钟频率调整至预设频率。

优选的，

在上述方法中，控制锁相环将所述DRAM的时钟频率调整至预设频率，具体为：通过调整所述锁相环的时钟源的频率，将所述DRAM的时钟频率调整至预设频率。

优选的，

在上述方法中，所述预设缓冲区为静态随机存储器SRAM缓冲区、假静态随机存储器PSRAM缓冲区或者同步动态随机存储器SDRAM缓冲区。

优选的，

在上述方法中，在对所述DRAM进行变频后，当需要调整所述锁相环的时钟源的频率以调整嵌入式系统中接口的时钟频率时，还包括：将第二变频代码拷贝至所述DRAM；运行所述第二变频代码，控制所述锁相环调整其时钟源的频率，同时控制所述锁相环调整所述DRAM时钟信号的分频系数。

由此可见，本发明的有益效果为：本发明公开的DRAM的变频方法中，由于在对DRAM进行变频之前，首先冻结外部设备、禁止外部设备向微处理器输出请求新数据的指令，因此在DRAM进行变频过程中，微处理器不会向DRAM发出访问请求，保证了微处理器不会从DRAM中获取错误数据，而是将已缓存的有效数据传输至外部设备，确保在DRAM变频过程中，外部设备不会获取错误数据的问题，进而提高用户的用户体验。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明公开的一种DRAM的变频方法的流程图。

具体实施方式

对下文出现的英文缩写或技术术语进行说明。

DRAM，Dynamic Random Access Memory，动态随机存取存储器；

DDR，即DDR SDRAM，双倍速率同步动态随机存储器；

DDR2，DDR SDRAM的第二代产品；

DDR3，DDR SDRAM的第三代产品；

SRAM，Static Random Access Memory，静态随机存取存储器；

PSRAM，假静态随机存储器；

SDRAM，同步动态随机存储器；

PLL，锁相环或锁相回路。