[发明专利]嵌入逻辑电路的分离栅极式快闪存储器的制作方法

权利要求书

1.一种嵌入逻辑电路的分离栅极式快闪存储器的制作方法，其特征在于，所述方法包括：

提供半导体衬底，所述半导体衬底包括三个区域：用于形成分离栅极式快闪存储器的第一区域、用于形成高压电路的第二区域、用于形成逻辑电路的第三区域；

在所述第一区域上形成一对彼此之间存在间距的由下至上依次包括浮栅氧化层、浮置栅极、栅间介质层、控制栅极、硬掩膜层的堆叠结构，同时，在第二区域上形成厚度与所述控制栅极厚度相等的多晶硅层；

在形成有所述堆叠结构的半导体衬底上形成第一多晶硅层，然后，在半导体衬底第二区域、第三区域上形成缓冲氧化层，使第二区域上缓冲氧化层的表面不高于第一区域上堆叠结构的表面，接着在半导体衬底上形成第二多晶硅层，对形成有第二多晶硅层的半导体衬底进行平坦化处理，直至露出所述堆叠结构。

2.根据权利要求1所述的制作方法，其特征在于，在半导体衬底第二区域、第三区域上形成缓冲氧化层之后，第二区域上缓冲氧化层的表面低于第一区域上堆叠结构的表面，对半导体衬底进行所述平坦化处理之后再进行回刻，直至露出所述缓冲氧化层。

3.根据权利要求2所述的制作方法，其特征在于，在半导体衬底第二区域、第三区域上形成缓冲氧化层之后，第二区域上缓冲氧化层的表面比第一区域上堆叠结构的表面低

4.根据权利要求1所述的制作方法，其特征在于，在第一区域上形成一对彼此之间存在间距的堆叠结构，同时在第二区域上形成厚度与所述控制栅极厚度相等的多晶硅层的步骤包括：

在半导体衬底上依次形成浮栅氧化层、用于形成浮置栅极的多晶硅层、栅间介质层，去除所述第二区域上的栅间介质层、用于形成浮置栅极的多晶硅层、浮栅氧化层；

在所述半导体衬底的第二区域上形成高压晶体管的栅介质层；

在形成有所述栅介质层的半导体衬底上形成用于形成控制栅极的多晶硅层、硬掩膜层，然后在所述硬掩膜层上形成图形化光刻胶层，以所述光刻胶层为掩模、利用干法刻蚀去除第一区域上未被光刻胶层覆盖的硬掩膜层、用于形成控制栅极的多晶硅层、栅间介质层、用于形成浮置栅极的多晶硅层、浮栅氧化层及第三区域上的硬掩膜层、用于形成控制栅极的多晶硅层、栅间介质层、用于形成浮置栅极的多晶硅层、浮栅氧化层，以在第一区域上形成一对彼此之间存在间距的由下至上依次包括浮栅氧化层、浮置栅极、栅间介质层、控制栅极、硬掩膜层的堆叠结构；

在所述堆叠结构的两侧形成侧墙；

去除所述第二区域上的硬掩膜层，以在第二区域上形成厚度与所述控制栅极厚度相等的多晶硅层。

5.根据权利要求4所述的制作方法，其特征在于，所述高压晶体管的栅介质层由热氧化生长法形成。

6.根据权利要求1所述的制作方法，其特征在于，所述浮栅氧化层由热氧化生长法形成。

7.根据权利要求1所述的制作方法，其特征在于，所述栅间介质层为ONO叠层。