[发明专利]移位寄存器、栅极驱动装置和显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括锁存器、传输门、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第一反相器，其中，

所述第一薄膜晶体管，栅极与所述移位寄存器的复位端连接，源极与驱动电源的高电平输出端连接，漏极分别与所述第二薄膜晶体管的漏极和所述锁存器的输入端连接；

所述第二薄膜晶体管，栅极与所述移位寄存器的输入端连接，源极与驱动电源的低电平输出端连接；

所述锁存器的正相输出端与所述传输门的正相控制端连接，所述锁存器的反相输出端与所述传输门的反相控制端连接；

所述第三薄膜晶体管，栅极与所述锁存器的反相输出端连接，源极与驱动电源的低电平输出端连接，漏极与所述第一反相器的输入端连接；

所述传输门的输出端与所述第三薄膜晶体管的漏极连接，所述传输门的输入端与时钟信号输入端连接；

所述第三薄膜晶体管的漏极与所述移位寄存器的正相输出端连接，所述第一反相器的输出端与所述移位寄存器的反相输出端连接。

2.如权利要求1所述的移位寄存器，其特征在于，

所述第一薄膜晶体管是p型TFT；

所述第二薄膜晶体管和所述第三薄膜晶体管是n型TFT。

3.如权利要求1或2所述的移位寄存器，其特征在于，所述锁存器包括第二反相器和第三反相器，其中，

所述第二反相器的输入端和所述第三反相器的输出端连接；

所述第二反相器的输出端与所述第三反相器的输入端连接；

所述第二反相器的输入端为所述锁存器的输入端；所述第二反相器的输出端为所述锁存器的正相输出端；

所述第三反相器的输出端为所述锁存器的反相输出端。

4.如权利要求3所述的移位寄存器，其特征在于，所述第三反相器包括第四薄膜晶体管和第五薄膜晶体管，所述第二反相器包括第六薄膜晶体管和第七薄膜晶体管；

所述第四薄膜晶体管，栅极与所述传输门的正相控制端连接，源极与驱动电源的高电平输出端连接，漏极与所述第一薄膜晶体管的漏极连接；

所述第五薄膜晶体管，栅极与所述传输门的正相控制端连接，源极与驱动电源的低电平输出端连接，漏极与所述第一薄膜晶体管的漏极连接；

所述第六薄膜晶体管，栅极分别与所述第一薄膜晶体管的漏极和所述传输门的反相控制端连接，源极与驱动电源的高电平输出端连接，漏极与所述传输门的正相控制端连接；

所述第七薄膜晶体管，栅极分别与所述第一薄膜晶体管的漏极和所述传输门的反相控制端连接，源极与驱动电源的低电平输出端连接，漏极与所述传输门的正相控制端连接；

所述第六薄膜晶体管的漏极为所述锁存器的正相输出端；

所述第四薄膜晶体管的漏极为所述锁存器的反相输出端；

所述第六薄膜晶体管的栅极为所述第二反相器的输入端，所述第四薄膜晶体管的栅极为所述第三反相器的输入端；

所述第四薄膜晶体管和所述第六薄膜晶体管为p型TFT；

所述第五薄膜晶体管和所述第七薄膜晶体管为n型TFT。

5.如权利要求4所述的移位寄存器，其特征在于，

所述传输门包括第八薄膜晶体管和第九薄膜晶体管；

所述第八薄膜晶体管的源极与所述第九薄膜晶体管的漏极连接，所述第九薄膜晶体管的源极与所述第八薄膜晶体管的漏极连接；

所述第八薄膜晶体管，源极与所述移位寄存器的正相输出端连接，漏极与时钟信号输入端连接；

所述第八薄膜晶体管的栅极为所述传输门的正相控制端，所述第九薄膜晶体管的栅极为所述传输门的反相控制端；

所述第八薄膜晶体管为n型TFT，所述第九薄膜晶体管为p型TFT。

6.如权利要求5所述的移位寄存器，其特征在于，所述第一反相器包括第十薄膜晶体管和第十一薄膜晶体管，其中，

所述第十薄膜晶体管，栅极分别与所述移位寄存器的正相输出端和所述第十一薄膜晶体管的栅极连接，源极与驱动电源的低电平输出端连接，漏极分别与所述移位寄存器的反相输出端和所述第十一薄膜晶体管的漏极连接；

所述第十一薄膜晶体管，源极与驱动电源的高电平输出端连接；

所述第十薄膜晶体管的栅极为所述第一反相器的输入端，所述第十薄膜晶体管的漏极为所述第一反相器的输出端；

所述第十薄膜晶体管为n型TFT，所述第十一薄膜晶体管为p型TFT。