[发明专利]用于在处理晶片中形成隔离装置的系统及方法

说明书

相关申请的交叉引用

本申请要求2011年5月13日申请的美国临时申请61/485,897的优先权，该公开以引用的方式并入本文。

技术领域

本申请涉及集成电路，其中所述集成电路的处理晶片中形成有多个装置。

发明背景技术

瞬态电压抑制(TVS)电路保护集成电路免遭损害。通常使用分立二极管实施这些TVS电路。因为分立二极管较大，所以TVS电路中的二极管消耗大量可用板空间、增加负载电容且使信号完整性降级。

发明内容

在一个实施方案中，一种瞬态电压抑制电路包括处理晶片、形成于处理晶片中的二极管、附着至处理晶片及二极管的隔离层，以及附着至隔离层的电路晶片。一个电气连接连接至二极管，该电气连接延伸通过隔离层及电路晶片。此外，第一钳位二极管形成于电路晶片中，该第一钳位二极管电连接至电路晶片的表面。此外，第二钳位二极管形成于电路晶片中，该第二钳位二极管电连接至电路晶片的表面。

附图简述

应当理解图示仅仅描绘示例性实施方案且因此不应被视为在范畴上有所限制，将通过使用附图利用额外特征及细节描述示例性实施方案，其中：

图1是形成于处理晶片中的装置的一个实施方案的方框图。

图2是图解说明具有形成于处理晶片中的二极管的瞬态电压抑制二极管的一个实施方案的方框图。

图3A-3E是图解说明用于在处理晶片中形成二极管的制程的一个实施方案的方框图。

图4A-4B是图解说明形成于处理晶片中的二极管的一个实施方案的方框图。

图5A-5B是图解说明用于在处理晶片中形成二极管的制程的一个实施方案的方框图。

图6是图解说明形成于处理晶片中的二极管的一个实施方案的方框图。

图7A-7F是图解说明用于在处理晶片中形成二极管的制程的一个实施方案的方框图。

图8是图解说明制造于处理晶片上的电阻器的一个实施方案的方框图。

图9是图解说明制造于处理晶片上的二极管或电容器的一个实施方案的方框图。

图10是图解说明制造于处理晶片上的双极晶体管的一个实施方案的方框图。

图11是图解说明制造于处理晶片上的双极晶体管的一个实施方案的方框图。

图12是图解说明制造于处理晶片上的双极晶体管的一个实施方案的方框图。

图13是图解说明形成于具有伴随的通过式处理晶片通孔的处理晶片上的装置的一个实施方案的方框图。

图14是图解说明形成于处理晶片中且布置成堆叠配置的装置的一个实施方案的方框图。

图15A是根据一个实施方案的用于接收用于调制解调器的信号的系统的方框图。

图15B是用于如图15A所示的系统的一个实施方案的示意图。

图15C是图解说明实施形成于处理晶片中的装置的瞬态电压抑制电路的一个实施方案的方框图。

图16是展示根据一个实施方案的用于在处理晶片上形成多个装置的方法的流程图。

根据一般惯例，各个所述特征部未按比例绘制而是经过绘制以强调与示例性实施方案有关的特定特征部。

具体实施方式

在下列详细描述中，参考形成本文部分的附图，且其中以举例方式展示特定说明性实施方案。然而，应当理解可利用其它实施方案且可作出逻辑、机械及电气改变。此外，所绘制的图示及说明书中所呈现的方法不应视为限制可实行个别动作的顺序。因此，不应以限制性意义对待下列详细描述。

图1是图解说明电气装置100的一个实施方案的方框图。在特定实施方案中，电气装置100形成为集成电路。当电气装置100形成为集成电路时，电气装置100包含处理晶片102、隔离层110及电路晶片104。处理晶片102提供结构强度给集成电路且电路晶片104通常含有多个层，该多个层形成构成集成电路的部分的多个半导体装置。隔离层110使电路晶片104与处理晶片102电绝缘。此外，电气装置100包含金属化层112以在该电路晶片104中所含有的半导体装置之间提供电气连接。在至少一个实施方案中，使用绝缘体上硅技术制造处理晶片101、隔离层110及电路晶片104。