[发明专利]低压差分信号发送器

权利要求书

1.一种低压差分信号LVDS发送器，包括工作电源和发送器主体部分，所述发送器主体部分包括第一P型金属氧化物半导体PMOS管、第二PMOS管、栅极加载有第二信号的第一N型金属氧化物半导体NMOS管以及栅极加载有第一信号的第二NMOS管，所述第一PMOS管的漏极连接外部负载电阻的一端，所述第二PMOS管的漏极连接所述外部负载电阻的另一端，其特征在于，所述第一PMOS管的源极与第二PMOS管的源极均接入所述工作电源，所述LVDS发送器还包括第一选择输入模块和第二选择输入模块；

所述第一选择输入模块加载有第一信号、第二信号、第一偏置电压及第二偏置电压，并连接所述第二PMOS管的栅极，用于根据所述第一信号及第二信号向所述第二PMOS管的栅极选择输入所述第一偏置电压或者第二偏置电压；

所述第二选择输入模块加载有第一信号、第二信号、第一偏置电压及第二偏置电压，并连接所述第一PMOS管的栅极，用于根据所述第一信号及第二信号向所述第一PMOS管的栅极选择输入所述第一偏置电压或者第二偏置电压；

所述第一信号与所述第二信号为一对差模信号；

在所述第一信号为低电平，所述第二信号为高电平时，所述第一NMOS管导通，所述第二NMOS管关断，所述第一选择输入模块向所述第二PMOS管的栅极选择输入所述第一偏置电压，所述第二选择输入模块向所述第一PMOS管的栅极选择输入所述第二偏置电压，使得所述第二PMOS管导通，工作电流通过所述第二PMOS管流向所述外部负载电阻；

在所述第一信号为高电平，所述第二信号为低电平时，所述第一NMOS管关断，所述第二NMOS管导通，所述第一选择输入模块向所述第二PMOS管的栅极选择输入所述第二偏置电压，所述第二选择输入模块向所述第一PMOS管的栅极选择输入所述第一偏置电压，使得所述第一PMOS管导通，工作电流通过所述第一PMOS管流向所述外部负载电阻。

2.根据权利要求1所述的LVDS发送器，其特征在于，所述第一选择输入模块包括第五PMOS管及第六PMOS管，所述第五PMOS管的栅极加载有第二信号，所述第五PMOS管的源极与所述第二PMOS管的栅极连接，所述第五PMOS管的漏极加载有第二偏置电压，所述第六PMOS管的栅极加载有第一信号，所述第六PMOS管的源极与所述第二PMOS管的栅极连接，所述第六PMOS管的漏极加载有第一偏置电压；

所述第二选择输入模块包括第七PMOS管及第八PMOS管，所述第七PMOS管的栅极加载有第一信号，所述第七PMOS管的源极与所述第一PMOS管的栅极连接，所述第七PMOS管的漏极加载有第二偏置电压，所述第八PMOS管的栅极加载有第二信号，所述第八PMOS管的源极与所述第一PMOS管的栅极连接，所述第八PMOS管的漏极加载有第一偏置电压。

3.根据权利要求1所述的LVDS发送器，其特征在于，

所述第二PMOS管的栅极与所述第二NMOS管的栅极之间跨接有第一电容；

所述第一PMOS管的栅极与所述第一NMOS管的栅极之间跨接有第二电容。

4.根据权利要求1至3任一项所述的LVDS发送器，其特征在于，所述第一偏置电压由第一偏置电路提供，所述第一偏置电路包括负反馈环路及电流源，所述负反馈环路包括第九PMOS管、第十PMOS管及第一运算放大器，所述第九PMOS管的源极接入所述工作电源，所述第九PMOS管的漏极与所述第十PMOS管的源极连接，所述第九PMOS管的栅极与所述第十PMOS管的漏极连接，所述第九PMOS管的栅极与所述第十PMOS管的漏极连接的连接处为第一偏置电路的电压输出端，所述第十PMOS管的栅极与所述第一运算放大器的输出端连接，所述第一运算放大器的反相输入端接入所述第九PMOS管的漏极与所述第十PMOS管的源极连接线路上，所述电流源与所述第一偏置电路的电压输出端连接。

5.根据权利要求4所述的LVDS发送器，其特征在于，所述第一偏置电路的电压输出端与所述第六PMOS管的漏极及所述第八PMOS管的漏极连接，所述第一偏置电路的电压输出端与所述第六PMOS管的漏极及所述第八PMOS管的漏极连接的连接线路上串有第二运算放大器，所述第二运算放大器的同相输入端与所述第一偏置电路的电压输出端连接，所述第二运算放大器的输出端与所述第六PMOS管的漏极及所述第八PMOS管的漏极连接。