[发明专利]半导体器件

权利要求书

1.一种半导体器件，所述半导体器件包括：

多个字线，所述多个字线沿第一方向延伸；

多个位线，所述多个位线沿与所述第一方向相交的第二方向延伸；

多个存储单元，所述多个存储单元布置在所述位线与所述字线相交处，并且配置有包括第一MIS晶体管在内的电路；

读出放大器电路，所述读出放大器电路可操作为响应于使能信号，通过所述多个位线中的一个位线放大读取自所述存储单元中的一个存储单元的信号；

控制电路，所述控制电路可操作为响应于所述存储单元的存取指令产生第一信号；以及

时序调整电路，所述时序调整电路可操作为接收输入的第一信号并且通过延迟所述第一信号产生作为所述使能信号来源的第二信号，

其中，所述时序调整电路包括：

第一布线，所述第一布线与所述位线并排布置并且形成至少一个双向布线，并且所述第一布线可操作为在一端接收传输的第一信号并且从另一端输出所述第二信号；以及

负载电路，所述负载电路包括耦合至所述第一布线的多个第二MIS晶体管，

其中，所述第一布线包括用作向外布线的第一虚设位线和用作返向布线的第二虚设位线，并且

其中，所述第二MIS晶体管被分别提供至所述第一虚设位线和所述第二虚设位线。

2.根据权利要求1所述的半导体器件，

其中，所述第二MIS晶体管的栅极长度比所述第一MIS晶体管的栅极长度长。

3.根据权利要求1所述的半导体器件，所述半导体器件还包括：

字线驱动电路，所述字线驱动电路包括第三MIS晶体管并且可操作为驱动所述字线，

其中，所述第二MIS晶体管的栅极长度比所述第三MIS晶体管的栅极长度长。

4.根据权利要求1所述的半导体器件，

其中，所述第二MIS晶体管中的一部分MIS晶体管的源极和漏极均耦合至所述第一虚设位线，并且第二MIS晶体管中的其余部分MIS晶体管的源极和漏极均耦合至所述第二虚设位线。

5.根据权利要求1所述的半导体器件，

其中，所述第二MIS晶体管的中一部分MIS晶体管的源极和漏极之一耦合至所述第一虚设位线，并且第二MIS晶体管的中其余部分MIS晶体管的源极和漏极之一耦合至所述第二虚设位线。

6.根据权利要求4所述的半导体器件，

其中，提供给所述第二MIS晶体管的栅极的电压是使所述第二MIS晶体管截止的电压。

7.根据权利要求4所述的半导体器件，

其中，提供给所述第二MIS晶体管的栅极的电压是使所述第二MIS晶体管导通的电压。

8.根据权利要求1所述的半导体器件，

其中，所述第一虚设位线耦合至单级或多级第一反相器电路的输出，所述第一反相器电路可操作为输入所述第一信号，

其中，将从所述第一虚设位线的输出终端传输的信号在所述第二虚设位线的输入终端处提供给所述第二虚设位线，并且

其中，所述半导体器件还包括单级或多级第二反相器电路，所述第二反相器电路可操作为向来自所述第二虚设位线的输出终端输入信号并且输出所述第二信号。

9.根据权利要求8所述的半导体器件，所述半导体器件还包括：

单级或多级第三反相器电路，所述单级或多级第三反相器电路可操作为输入来自所述第一虚设位线输出终端的信号并且可操作为将信号输出至所述第二虚设位线的输入终端。

10.根据权利要求8所述的半导体器件，

其中，配置所述第一反相器电路和所述第二反相器电路的MIS晶体管的栅极长度比所述第一MIS晶体管的栅极长度长。

11.根据权利要求9所述的半导体器件，

其中，配置所述第三反相器电路至所述第一反相器电路的MIS晶体管的栅极长度比所述第一MIS晶体管的栅极长度长。

12.根据权利要求1所述的半导体器件，所述半导体器件还包括：

写入时序调整电路，所述写入时序调整电路包括延迟电路，

其中，在对所述存储单元中的一个存储单元进行写入操作的情形下，所述写入时序调整电路通过将由所述延迟电路产生的延迟传递给所述第二信号来设置用于将激活的字线去激活的时序。