[发明专利]非对称读出放大器设计

权利要求书

1.一种电路，包括：

第一反相器，包括第一PMOS晶体管和第一NMOS晶体管；

第二反相器，包括第二PMOS晶体管和第二NMOS晶体管；

第一节点，连接至所述第一PMOS晶体管的栅极和所述第一NMOS晶体管的栅极以及所述第二PMOS晶体管的漏极和所述第二NMOS晶体管的漏极；

第二节点，连接至所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极以及所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极；

第一电容器，具有第一电容，连接至所述第一节点；以及

第二电容器，具有第二电容，连接至所述第二节点，其中，所述第二电容大于所述第一电容。

2.根据权利要求1所述的电路，进一步包括：

电压源，被配置为向所述电压源的输出提供固定电压；

存储器阵列；

数据线，连接至所述存储器阵列的位线；

第一数据输入晶体管，包括连接至所述电压源的输出的第一源极/漏极区域和连接至所述第一节点的第二源极/漏极区域；以及

第二数据输入晶体管，包括连接至所述数据线的第一源极/漏极区域和连接至所述第二节点的第二源极/漏极区域。

3.根据权利要求2所述的电路，其中，所述固定电压是逻辑高电压，并且其中，所述第一电容器连接在所述第一节点和VSS节点之间，所述第二电容器连接在所述第二节点和所述VSS节点之间，或者

其中，所述固定电压是逻辑低电压，并且其中，所述第一电容器连接在所述第一节点和VDD节点之间，所述第二电容器连接在所述第二节点和所述VDD节点之间。

4.根据权利要求1所述的电路，其中，所述第二电容与所述第一电容的比率大于约1.5，或者

其中，所述第一电容器和所述第二电容器由作为电容器极板的金属线形成，所述金属线在包括所述电路的相应芯片的金属层中，或者

其中，所述第一电容器和所述第二电容器由MOS晶体管形成，所述MOS晶体管的源极区域连接至相应MOS晶体管的漏极区域。

5.一种电路，包括：

存储器阵列；

数据线，被配置为接收来自所述存储器阵列的位线的信号；

数据锁存器；

第一节点和第二节点，其中，所述第一节点和所述第二节点是所述数据锁存器的互补节点；

第一电容器，具有第一电容，连接至所述第一节点；

第二电容器，具有第二电容，连接至所述第二节点，其中，所述第二电容大于所述第一电容；

电压源，被配置为将固定电压提供给所述电压源的输出；

第一数据输入晶体管，包括连接至所述电压源的输出的第一源极/漏极区域和连接至所述第一节点的第二源极/漏极区域；以及

第二数据输入晶体管，包括连接至所述数据线的第一源极/漏极区域和连接至所述第二节点的第二源极/漏极区域。

6.根据权利要求5所述的电路，其中，所述数据锁存器包括第一反相器和第二反相器，所述第一节点连接至所述第二反相器中的晶体管的栅极，所述第二节点连接至所述第一反相器中的晶体管的栅极，或者

进一步包括：

第一预充电MOS晶体管，包括连接至所述第一节点的漏极和连接至电源节点的源极；

第二预充电MOS晶体管，包括连接至所述第二节点的漏极和连接至所述电源节点的源极，所述电源节点处于基本等于所述固定电压的电压；以及

第三预充电MOS晶体管，包括连接至所述第一节点的漏极和连接至所述第二节点的源极，或者

其中，所述固定电压是VDD电压，并且其中，所述第一电容器连接在所述第一节点和VSS节点之间，所述第二电容器连接在所述第二节点和所述VSS节点之间，或者

其中，所述固定电压是VSS电压，并且其中，所述第一电容器连接在所述第一节点和VDD节点之间，所述第二电容器连接在所述第二节点和所述VDD节点之间，或者

其中，所述第二电容与所述第一电容的比率大于约1.5，或者

其中，所述第一电容器和所述第二电容器由作为电容器极板的金属线形成，或者

其中，所述第一电容器和所述第二电容器由MOS晶体管形成，所述MOS晶体管的源极区域连接至相应MOS晶体管的漏极区域。