[发明专利]随机激励闪存模型验证方法

说明书

技术领域

本发明属于集成电路设计、封装与测试技术领域，具体是涉及一种闪存模型验证方法。

背景技术

Nandflash（与非快闪存储器）是目前业界非常流行的存储介质，具有存储单元面积小，编程速度快，擦除时间短等优势，所以Nandflash几乎被用于所有可擦除的存储卡。

在常用的数字SOC（system on chip，片上系统）芯片架构中，常会使用Nandflash控制器负责与芯片外侧的Nandflash闪存设备进行通讯。作为SOC芯片内处理器与Nandflash闪存之间的桥梁，闪存控制器通过向闪存发出指令实现对Nandflash编程、擦除等操作。所以Nandflash控制器在数字SOC芯片与Nandflash闪存设备通讯过程中起着不可替代的作用。因此Nandflash控制器的功能正确性是至关重要的。

为了更好的验证Nandflash控制器，通常需要在Nandflash控制器的验证平台中设计验证完备的Nandflash模型以协同工作。并且所设计的Nandflash控制器需要支持各种型号的Nandflash闪存芯片。因此在前端验证中需要针对市面上的各种型号的Nandflash闪存芯片的仿真模型进行协调工作验证。

然而，随着Nandflash的越来越流行，越来越多的厂商开始生产Nandflash闪存芯片，三星、美光及东芝等都是业界主流的Nandflash芯片制造商。目前市场上的各种Nandflash闪存芯片型号越来越多，由于缺少必要的规范做支撑，使得各种闪存芯片之间的差异性也越来越大。不同厂商提供的Nandflash仿真模型只针对各自的芯片功能进行设计，甚至同一厂商的不同芯片其仿真模型也不相同，单一的仿真模型具有很大的局限性和较低的灵活性，无法满足Nandflash控制器对仿真模型的要求，尤其是这些模型(model)也存在一些问题，如对设计规范具有相对滞后性，往往这些模型没有实现最新的规范要求。因此，如果集成这些仿真模型用以验证Nandflash控制器，很难完成充分验证的要求，以及技术更新的要求。

如图1所示，Nandflash模型的接口信号有8或16根指令数据信号io以及6根控制信号：芯片启动信号CEn，写使能信号WEn，读使能信号REn，指令锁存使能信号CLE，地址锁存使能信号ALE，就绪/忙信号R/Bn。Nandflash控制器通过上述信号对Nandflash闪存进行相应的操作，如串行的复位、读写Nandflash闪存芯片内数据、读取Nandflash闪存芯片状态及芯片标示符、擦除Nandflash闪存芯片内数据、对Nandflash闪存芯片内数据进行ECC（Error Check Correct）算法校验等各项操作，操作相对复杂，且具有很多限制。例如，与非闪存最小的读写单位是页（page），最小的擦除单位是块（block），支持对已经编程的page进行编程操作之前要执行擦除操作，执行多个plane（平面）操作时候对地址的限制等等。显然，由于与非闪存操作的复杂性和各种限制，使得采用常规的验证方法很难达到完备验证的要求。

由于Nandflash复杂的操作时序，以及对生成的激励有较强的限制要求。采用Verilog（硬件描述）以及System Verilog（系统级硬件描述）语言无法满足随机产生的要求。参考文献“System Verilog中的随机化激励”，《CIC中国集成电路》2007年第10期（总第101期），指出在传统的验证方法中，也有将激励随机化的方法，这样可以用较少的测试代码生成较多、较全面的测试激励。System Verlog中强调在验证中使用可重用的验证IP（Intellectual Property），包括如何生成随机化激励，只是使用简单的实例化方的激励发生器不够灵活，其中一个主要问题是如何通过激励发生器添加新的约束块；这就形成了随机化激励的灵活性要求与约束块编制不够灵活的矛盾。

发明内容

因此，本发明的目的在于提供一种随机激励闪存模型验证方法，能够针对不同的闪存模型提供较高的测试覆盖率。

为了解决上述技术问题，本发明采用以下技术方案：

一种随机激励闪存模型验证方法，依据与非闪存操作命令权重编写伪汇编命令权重脚本；

依据与非闪存模型读取与非闪存参数和测试条件，配置与非闪存模型接口驱动；

调用所述伪汇编命令权重脚本随机产生汇编伪命令，并通过以命令权重为约束条件产生预定总数的汇编伪命令，而生成伪汇编测试序列；

解析所述伪汇编测试序列，通过接口驱动对闪存模型进行测试。