[发明专利]模数转换器以及流水线模数转换器

说明书

技术领域

本发明有关模数转换器，更具体地有关一种可减少比较器使用数量的模数转换器以及流水线模数转换器。

背景技术

便携式数字多媒体消费电子系统中，对模拟信号进行处理时需要高速、低功耗的模数转换器(Analog-to-Digital Convertor，以下简称为ADC)，其中，流水线(pipeline)ADC是一种既能实现高速又能实现高精度的流水线结构的ADC，流水线ADC的采样速率可高达每秒钟几十兆采样点，甚至每秒钟上百兆采样点，即采样速率为几十MS/s，甚至上百MS/s，这一特性使得流水线ADC成为消费电子系统中常用的模数转换器件。

图1A是传统的流水线ADC的架构示意图。如图1A所示，流水线ADC包括多级(stage)流水线电路结构，以第二级(Stage 2)流水线电路为例(见图1A下方所示虚线框部分)，其包括采样保持(sample-and-hold，以下简称为S/H)电路、子ADC(sub ADC)电路、子数模转换(sub Digital-to-Analog Convertor，以下简称为子DAC)电路、减法器电路以及余量放大器(residue amp)电路，其中，子ADC电路用于对模拟信号输入量Vin量化，进行模数转换，并输出与该模拟信号输入量Vin对应的数字量，即二进制的数字信号；子DAC电路对该子ADC电路输出的数字量进行处理，并输出对应的模拟信号量；减法器电路用于将模拟信号输入量Vin与该子DAC电路输出的模拟信号量相减，并通过余量放大器电路放大处理后，得到模拟信号输入量Vin的余量信号Vout，以将该余量信号Vout作为下一级流水线电路的模拟信号输入量，由下一级流水线电路进行处理。流水线电路中的S/H电路、子DAC电路、减法器电路和余量放大器电路可统称为乘法数模转换器(Multiplying Digital-to-Analog Convertor，以下简称为MDAC)。

图1B为传统流水线ADC中3.5bits MDAC与子ADC电路结构示意图；图1C为图1B中电路输入输出特性的示意图。如图1B和图1C所示，对于3.5bits精度的流水线电路来说，其中的子ADC电路10包括14个并联结构的比较器101，各比较器的输入端的比较电压(即采样电压)分别为Vr1-Vr14，即采样电压为14个等级，子ADC电路10输入输出特性可参见图1C所示，其中Vr1为-13/16Vr，Vr14为13/16Vr。该传统流水线ADC中，子ADC中比较器的数量为14个，比较器数量多，比较器占用电路面积大，电路功耗较高。

综上，传统流水线ADC中子ADC中比较器数量较多，占用电路面积大，功耗高，而且随着流水线电路精度的增加，流水线电路中比较器的数量也将会增加，从而导致整个流水线电路面积大，流水线ADC功耗将会非常高。

发明内容

为了解决现有技术中的缺陷，本发明提供一种模数转换器以及流水线模数转换器，可有效减少流水线电路中比较器的使用数量，减少流水线电路的占用电路面积，降低电路功耗。

本发明提供一种模数转换器，包括第一比较电路、第二比较电路、采样电压提供电路和编码器电路，其中：所述采样电压提供电路，用于为所述第一比较电路提供第一组比较电压，为所述第二比较电路提供第二组比较电压；所述第一比较电路，与所述采样电压提供电路连接，用于在所述第一组比较电压中的各第一比较电压下，对模拟信号输入量进行比较处理并输出第一比较数字量；所述第二比较电路，与所述采样电压提供电路和第一比较电路连接，用于根据所述第一比较数字量从所述第二组比较电压中选择对应的第二比较电压，在选择的各第二比较电压下对所述模拟信号输入量进行比较处理并输出第二比较数字量；所述编码器电路，与所述第一比较电路和第二比较电路连接，用于对所述第一比较数字量和第二比较数字量进行编码，输出与所述模拟信号输入量对应的数字量。