[发明专利]SRAM型FPGA的低功耗设计方法

说明书

技术领域

本发明涉及FPGA(现场可编程逻辑门阵列)电路的低功耗设计技术领域，具体地说，本发明涉及一种当前广泛应用的SRAM(静态随机存储单元)型FPGA的低功耗设计方法。

背景技术

一直以来，FPGA电路由于其设计周期短，开发成本低等特点而受到电路设计者的广泛关注。伴随着芯片性能的不断提升，基于SRAM型FPGA的电路设计广泛应用于通信工程、工业控制、嵌入式开发等领域。但是，由于晶体管特征尺寸的缩小、阈值电压的不断降低，SRAM型FPGA的漏电功耗迅速增加，成为制约SRAM型FPGA进一步应用的瓶颈。功耗不但直接影响到芯片的封装形式与成本，而且过高的功耗导致了温度的增加，与此同时带来电流过大等一系列问题使得芯片的稳定性进一步恶化，反过来会给芯片的可靠性等诸多方面带来困难。

SRAM型FPGA的漏电功耗主要由两部分组成，包括亚阈值漏电功耗和栅极漏电功耗。其中，亚阈值漏电功耗是由于在晶体管处于关断的状态下，晶体管的源极和漏极之间仍然存在一定的电流而产生的功耗。随着工艺的不断进步，FPGA芯片的电源电压不断降低，为了在较低电压条件下保持晶体管的开关特性，晶体管的阈值电压也随着电源电压不断降低，导致亚阈值漏电功耗随着阈值电压的降低而呈指数级增长。栅极漏电功耗是由于晶体管氧化层沟道效应导致栅极到衬底之间存在微小电流而产生的功耗。为了提高晶体管的驱动能力，晶体管氧化层厚度不断减少，导致栅极漏电功耗急剧上升。资料显示，在当前主流SRAM型FPGA中，大约60％～70％的漏电功耗发生在连线资源中。因此，针对SRAM型FPGA连线资源的功耗优化变得越来越重要。

当前国内外针对SRAM型FPGA的漏电功耗优化主要分为两类：(1)修改SRAM型FPGA的结构，和(2)修改FPGA内实现的电路设计。

对于(1)类方法即进行SRAM型FPGA的结构优化，主要采用晶体管可编程电源电压，高阈值电压晶体管设计等等。晶体管可编程电源电压对电路设计的关键路径采用高电压设计，保证电路运行性能；对电路设计的非关键路径采用低电压设计，对电路漏电功耗和性能进行折衷；对FPGA芯片中未使用的部分，不提供电源电压，降低电路漏电功耗。对于高阈值电压晶体管设计，由于亚阈值漏电功耗与晶体管阈值电压呈指数增长关系，因此，高阈值电压晶体管电路设计能够有效降低电路漏电功耗。

对于(2)类方法即修改FPGA上实现的电路设计，主要修改设计内查找表的配置比特。对FPGA内连线资源的MUX结构进行SPICE(Simu lation Program with Integrated Circuit Emphasis，集成电路信号仿真程序)模拟发现，当MUX输出逻辑为1时的平均漏电功耗比输出逻辑为0时的平均漏电功耗低。因此，通过翻转设计中查找表内的配置比特，尽可能地从查找表输出逻辑1到连线MUX，可以降低连线资源中MUX的漏电功耗。

但是，以上两类低功耗设计方案均存在一些不足，主要表现在以下四个方面：

1、时序影响较大。第(1)类低功耗设计方法配置电路电源电压及晶体管阈值电压，会影响晶体管开关特性，进而影响电路时序性能。

2、应用范围受到局限。第(1)类低功耗设计方法从FPGA芯片结构角度进行优化，会对FPGA芯片的工艺制造过程产生影响，对现有FPGA芯片不适用。

3、存在额外面积开销。第(1)类低功耗设计方法会引入额外的电源电压控制结构，高阈值电压晶体管设计需要修改晶体管尺寸，均会引入额外的面积开销。

4、优化粒度较粗。第(2)类低功耗设计方法仅考虑了MUX结构输出逻辑值与平均漏电功耗的关系，未进一步细化考虑MUX结构中漏电功耗与通路逻辑和旁路逻辑之间的关系，低功耗优化空间受限。

发明内容

本发明要解决的技术问题是提供一种SRAM型FPGA的低功耗设计方法，在有效降低电路漏电功耗的同时减少对电路时序性能产生影响。