[发明专利]多阶取样保持电路

权利要求书

1.一种多阶取样保持电路，其特征在于其用以降低瞬间噪声所导致的取样过饱和问题，该多阶取样保持电路包括：

一第一取样保持电路，分次取样一感测器的一感测信号并累加成为一第一取样信号，且在一第一设定时间输出该第一取样信号；以及

一第二取样保持电路，接收该第一取样保持电路所输出的多个该第一取样信号并加总成为一第二取样信号，且在一第二设定时间输出该第二取样信号。

2.根据权利要求1所述的多阶取样保持电路，其特征在于其中该第一取样保持电路包括一第一积分电路及至少一第一充电开关，其中该至少一第一充电开关是用以控制该第一积分电路对该感测器的该感测信号分次取样的速度。

3.根据权利要求2所述的多阶取样保持电路，其特征在于其中该至少一第一充电开关是用以控制该第一积分电路在该第一设定时间内对该感测器的该感测信号分次取样的次数。

4.根据权利要求1所述的多阶取样保持电路，其特征在于其中该第二取样保持电路包括一第二积分电路及至少一第二充电开关，其中该至少一第二充电开关是用以控制该第一设定时间的长短。

5.根据权利要求4所述的多阶取样保持电路，其特征在于其中该至少一第二充电开关是用以控制该第二积分电路在该第二设定时间内对该些该第一取样信号接收的数量。

6.根据权利要求1所述的多阶取样保持电路，其特征在于其更包括至少一输出开关，该至少一输出开关用以控制该第二设定时间的长短。

7.根据权利要求1所述的多阶取样保持电路，其特征在于其中该感测器包括一触控面板的一导线。

8.一种多阶取样保持电路，其特征在于包括：

一第一运算放大器，具有一第一输入、一第二输入及一第一输出，其中该第一输入电性耦合一取样输入且该第二输入电性耦合一参考电压；

一第一电容，具有一第一端及一第二端，其中该第一端经一第一开关电性耦合该第一输入，该第二端经一第二开关电性耦合该第一输出，且该第二端更经由一第三开关电性耦合该参考电压，该第一端更电性耦合一第四开关的一端；

一第二运算放大器，具有一第三输入、一第四输入及一第二输出，其中该第三输入电性耦合该第四开关的另一端且该第四输入电性耦合该参考电压；以及

一第二电容，具有一第三端及一第四端，其中该第三端经一第五开关电性耦合该第三输入，该第四端经一第六开关电性耦合该第二输出，且该第三端更经由一第七开关电性耦合该参考电压，该第四端更经由一第八开关电性耦合一取样输出。

9.根据权利要求8所述的多阶取样保持电路，其特征在于其更包括一第九开关与该第一电容并联。

10.根据权利要求8所述的多阶取样保持电路，其特征在于其更包括一第十开关串联于该取样输入与该第二输入之间。

11.一种多阶取样保持电路，其特征在于用以降低瞬间噪声所导致的取样过饱和问题，该多阶取样保持电路包括：

n个取样保持电路，彼此串接成一n阶取样保持电路，每一该n个取样保持电路接收前一阶取样保持电路输出的多个取样信号并累加成为一累加信号，并输出该累加信号成为后一阶取样保持电路所接收的该些取样信号之一，其中n≥2且n为自然数，

其中，该n阶取样保持电路中的一第一阶取样保持电路分次取样一感测器的一感测信号并累加成为该第一阶取样保持电路的该累加信号。

12.根据权利要求11所述的多阶取样保持电路，其特征在于其中每一该n个取样保持电路在一相对设定时间输出每一该n个取样保持电路的该累加信号。

13.根据权利要求12所述的多阶取样保持电路，其特征在于其中每一该n个取样保持电路包括一积分电路及至少一开关，其中该至少一开关是用以控制前一阶取样保持电路的该相对设定时间的长短。

14.根据权利要求13所述的多阶取样保持电路，其特征在于其中该第一阶取样保持电路的该至少一开关用以控制该第一阶取样保持电路的该积分电路在该相对设定时间内对该感测器的该感测信号分次取样的次数。

15.根据权利要求13所述的多阶取样保持电路，其特征在于其中每一该n个取样保持电路的该至少一开关是用以控制每一该n个取样保持电路的该积分电路在该相对设定时间内对该些取样信号接收的数量。

16.根据权利要求11所述的多阶取样保持电路，其特征在于其中该感测器包括一触控面板的一导线。