[发明专利]射频识别中的限幅电路

说明书

技术领域

本发明涉及一种模拟集成电路中的限幅电路，特别是涉及一种射频识别中的限幅电路。

背景技术

在射频识别电路设计中，限幅电路是核心模块之一。载波信号经过整流后的电压一般有10V甚至更高，而这么高的电压对电路中的电容以及晶体管都构成一定的威胁，严重的时候会直接导致电路失效。限幅电路就是对这个整流后的电压进行限幅，使得整流后的电压稳定在一个范围之内。当工作场强比较小的时候，整流后的电压没有达到限幅电路的阈值，限幅电路就处于关闭状态；当工作场强逐渐增大的时候，整流后的电压就逐渐高于限幅电路的阈值，限幅电路及其泄流管就开启，泄流管就开始泄放电流，从而稳定限幅电压；当工作场强比较大时，泄流管就开启的比较厉害，需要泄放更多的电流来达到稳定电压的目的。在图1所示的现有限幅电路中，当工作场强比较大时，虽然泄流管泄放的电流比较大，但是限幅电路输出的限幅电压还是随着工作场强的增大而快速增大，这就导致输出的限幅电压不够稳定。

发明内容

本发明要解决的技术问题是提供一种射频识别中的限幅电路，能使输出的限幅电压更加稳定。

为解决上述技术问题，本发明的射频识别中的限幅电路，包括：耦合整流模块，与该耦合整流模块相连接的限幅模块；其中，所述限幅模块包括：

第一电阻R1，其一端与耦合整流模块的输出端相连接，另一端与第一PMOS晶体管M3的源极、第三PMOS晶体管M5的源极、第四PMOS晶体管M6的源极和第二电容C2的一端相连接；

第一PMOS晶体管M3的栅极与其漏极、第二PMOS晶体管M4的源极和第三PMOS晶体管M5的栅极相连接；

第二PMOS晶体管M4的栅极与其漏极、第三NMOS晶体管M7的栅极和第二电阻R2的一端相连接；

第三NMOS晶体管M7的漏极与第三PMOS晶体管M5的漏极和第四PMOS晶体管M6的栅极相连接；

第二电阻R2的另一端、第三NMOS晶体管M7的源极、第四PMOS晶体管M6的漏极和第二电容C2的另一端接地。

本发明的射频识别中的限幅电路，在图1所示现有限幅电路的基础上，通过调整第三PMOS晶体管M5的连接线路，使得第三PMOS晶体管M5和第三NMOS晶体管M7这条支路中，第三NMOS晶体管M7管工作在线性区，增加了电压转换电流的增益，从而使得输出的限幅电压更加稳定。

本发明的限幅电路与现有技术相比，能在几乎不增加版图面积，且仅改变一个晶体管连接线路的基础上，最大限度的稳定了输出的限幅电压，从而保证整个电路的稳定工作。

本发明的射频识别中的限幅电路，可用于高频射频识别中。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的限幅电路原理图；

图2是所述射频识别中的限幅电路原理图。

具体实施方式

由于图1所示现有的限幅电路输出的限幅电压不够稳定，限幅电压随着工作场强的变化比较大，不利于后续稳压电路的工作。本发明在图1所示现有技术的基础上进行改进，使得工作场强增加的时候，限幅电路的输出电压增加的较为缓慢，从而更好的稳定限幅电路的输出限幅电压，使得输出的限幅电压稳定性更好。

图2是所述射频识别中的限幅电路结构一实施例原理结构图。比较图2与图1，可以看出，该实施例与图1所示的电路结构基本相同，其区别主要在于第三PMOS晶体管M5的连接线路不同。

参见图2，所述用于射频识别中的限幅电路，其包括：耦合整流模块和与其输出端相连接的限幅模块。

所述耦合整流模块包括：第一电感L1和第二电感L2，第一电容C1，第一NMOS晶体管M1，第二NMOS晶体管M2。IN端为读卡机的输入端。

限幅模块包括：第一PMOS晶体管M3，第二PMOS晶体管M4，第三PMOS晶体管M5，第四PMOS晶体管M6，第三NMOS晶体管M7。此外，限幅模块还包括第一电阻R1，第二电阻R2，第二电容C2。

耦合整流模块是将载波信号耦合到卡片端，并且进行整流后得到一电压，此电压经过限幅和稳压后就是卡片中的电源电压。整流后的电压幅度一般比较高，场强大的时候电压有10V甚至更高，而限幅模块就是将这一电压限定在一个较小的范围内。当工作场强增大时，图2中A点的电压就变高，限幅模块就开启，第四PMOS晶体管M6就开始泄放电流，第一电阻R1的压降增大，又使得A点电压变小，最终使得输出限幅电压稳定在一个值。