[发明专利]存储在快和慢存储器中的统计计数器

说明书

技术领域

本发明的实施例通常涉及高速数字计数器领域；并且更特别地，涉及将数字计数器分段在短访问时间（access time）存储器和长访问时间存储器中。

背景技术

有许多计算应用需要高速数字计数器。例如，在电信领域中，有用于许多统计的数字计数器。特别地，许多网络元件保持计数器用于统计例如进来的分组、外出的分组、以及落入特别类别的分组。特别重要的是由于事件需要计数非常快地发生，所以这些计数器能够以非常高的速率递增来保持准确的统计。

例如，在利用基于分组的通信的网络元件的一些电信应用中，有必要计数进来的分组的数量。随着每个分组在网络元件中的线路卡上到达，进来的分组的计数器递增来记录进来的分组的数量。随着电信的速度增加，分组到达网络元件的速率也增加。因此，必须相应地增加计数器递增的速度。

此外，必须保持的同步计数器的数量可以是数十万个或百万个，并且保持计数器状态来跟上计数速率是困难和昂贵的。快速存储器带来尺寸、功率或成本的增加。例如，在给定技术点中，外部RL-DRAM部件比等效DDR-DRAM部件大约快4倍、小4/5、以及贵16倍。因此存在对具有较慢存储器的尺寸和成本以及较快存储器的性能的希望。

发明内容

本发明的实施例包含一种在存储器控制器中执行的用于保持分段式计数器的方法。存储器控制器耦合到主存储器和辅助存储器。在本实施例中，主存储器具有比辅助存储器更短的访问时间。在处理期间，发生需要更新分段式计数器中的一个的事件。存储器控制器通过立即更新分段式计数器的初级部分来响应这些事件。初级部分包含较低阶的比特并且存储在主存储器中。此外，每次分段式计数器的初级部分翻转时，存储器控制器确定应该更新分段式计数器的次级部分。次级部分至少包含分段式计数器的所有未包括在初级部分中的比特并且存储在辅助存储器中。此外，存储器控制器周期性地并且独立于需要更新的事件地确定应该机遇式更新分段式计数器的次级部分。每次确定要更新分段式计数器的次级部分时（无论是机遇式还是由于事件），必须更新分段式计数器的次级部分和初级部分两者。机遇式更新基于概率函数和当前至少伪随机数，以使分段式计数器的次级部分的更新在时间上概率性地分布。

本发明的实施例还包含一种配置为保持分段式计数器的存储器控制器。存储器控制器耦合到主存储器和辅助存储器。在本实施例中，主存储器具有比辅助存储器更短的访问时间。存储器控制器包括统计模块和辅助存储器访问队列。辅助存储器访问队列耦合在辅助存储器与统计模块之间。统计模块配置为发起分段式计数器的更新。每个分段式计数器包括存储在主存储器中的初级部分以及存储在辅助存储器中的次级部分。初级部分包含较低阶的比特而次级部分至少包含分段式计数器的所有未包括在初级部分中的比特。统计模块包括机遇式更新模块和强制更新模块。机遇式更新模块配置为确定对应于每个分段式计数器的概率函数并且基于所确定的概率函数来概率性地发起次级部分的一个或多个机遇式更新。强制更新模块配置为发起次级部分的一个或多个强制更新。辅助存储器访问队列配置为存储一个或多个辅助存储器访问请求，该辅助存储器访问请求中的至少一个是对更新次级部分中的一个的请求。辅助存储器访问队列还配置为执行一个或多个辅助存储器访问请求。以此方式，次级部分的更新在时间上概率性地分布。