[发明专利]通过三维集成技术制造高性能碳纳米管晶体管集成电路的方法

说明书

技术领域

本发明涉及碳纳米管技术，更具体而言，涉及制造基于碳纳米管的器件的技术。

背景技术

碳纳米管具有对高速且高性能的电路具有吸引力的非凡电子特性。在使用包含碳纳米管的器件和复杂电路的主要挑战之一在于，碳纳米管生长条件与当前互补金属氧化物半导体（CMOS）技术的工艺限制不兼容。例如，化学气相沉积（CVD）生长的碳纳米管需要至少600℃的生长条件以产生高质量纳米管，这超出了CMOS工艺的约350℃至约400℃的温度容量。

围绕该温度限制的一个可能的解决方案为，从溶液将预成形的碳纳米管沉积在衬底上。然而，在后续处理期间，经沉积的碳纳米管可通过氧化而被破坏，且碳纳米管的特性也会由于表面处理而被改变。

实现基于碳纳米管的集成电路的另一实际挑战为碳纳米管与电路部件的其余部分的对准。尽管在控制纳米管的生长取向和/或沉积位置方面已取得很大进展，但尚未解决纳米管与电路的其余部分的对准。

因此，需要基于三维碳纳米管的集成电路器件集成的技术。

发明内容

本发明提供用于制造基于碳纳米管的器件的技术。在本发明的一个方面中，提供一种用于制造基于碳纳米管的集成电路的方法。该方法包括以下步骤。提供包含碳纳米管的第一晶片。提供包含一个或多个器件元件的第二晶片。通过将所述第一晶片与所述第二晶片接合在一起，使所述碳纳米管中的一个或多个与所述器件元件中的一个或多个连接。

可将所述碳纳米管沉积在第一衬底上。可将第一氧化物层沉积到所述衬底上而覆盖所述碳纳米管。可形成一个或多个第一电极，所述第一电极至少部分地延伸穿过所述第一氧化物层且与所述碳纳米管中的一个或多个接触。可在第二衬底上制造一个或多个器件元件。可将第二氧化物层沉积在所述器件元件之上。可形成一个或多个第二电极，所述第二电极至少部分地延伸穿过所述第二氧化物层而被连接至所述器件元件中的一个或多个。

在本发明的另一方面中，提供一种基于碳纳米管的集成电路。该基于碳纳米管的集成电路包括：第一晶片，其包含碳纳米管；以及第二晶片，其包含一个或多个器件元件，其中所述第一晶片接合至所述第二晶片，以使所述碳纳米管中的一个或多个与所述器件元件中的一个或多个连接。

通过参考以下详细描述和附图，将获得对本发明以及本发明的其它特征和优点的更完全的理解。

附图说明

图1为示例出根据本发明的实施例的碳纳米管晶片的横截面图，其中碳纳米管已被沉积到被氧化物覆盖的衬底上；

图2为示例出根据本发明的实施例的图1的碳纳米管晶片的俯视图的图；

图3为根据本发明的实施例的碳纳米管晶片的横截面图，该图示例出氧化物层已被沉积到被氧化物覆盖的衬底上而覆盖碳纳米管；

图4为根据本发明的实施例的碳纳米管晶片的横截面图，该图示例出掩模层已被沉积在氧化物层之上且已被构图；

图5为根据本发明的实施例的碳纳米管晶片的横截面图，该图示例出氧化物层已被蚀刻穿过经构图的掩模层从而形成过孔，所述过孔暴露碳纳米管的区域以接纳金属电极；

图6为根据本发明的实施例的碳纳米管晶片的横截面图，该图示例出金属已被沉积在氧化物层之上且填充过孔；

图7为根据本发明的实施例的碳纳米管晶片的横截面图，该图示例出金属已被向下抛光至所需厚度；

图8为示例出根据本发明的实施例的器件晶片的横截面图，其中在绝缘体上硅（SOI）衬底上制造有一个或多个器件元件；

图9为根据本发明的实施例的器件晶片的横截面图，该图示例出氧化物层已被沉积在器件元件之上、一个或多个金属层已被形成在氧化物层中而与器件元件接触，且一个或多个电极已被形成在氧化物层中而与金属层接触；

图10为示例出根据本发明的实施例的器件晶片的横截面图，器件晶片已被翻转以与碳纳米管晶片面对面接合；

图11为示例出根据本发明的实施例在已将器件晶片与碳纳米管晶片接合在一起后所产生的器件布局（layout）的横截面图；

图12为示例出根据本发明的实施例已从器件晶片去除大部分衬底的横截面图；

图13为示例出根据本发明的实施例已从碳纳米管晶片去除衬底的横截面图；

图14为示例出根据本发明的实施例已在器件晶片附近形成额外的器件层/金属层的横截面图；以及

图15为示例出根据本发明的实施例已在碳纳米管晶片附近形成额外的器件层/金属层的横截面图。

具体实施方式