[发明专利]使用稀释漏极的高压晶体管

说明书

技术领域

本发明涉及集成电路的领域。更特别地，本发明涉及集成电路中的延伸漏极MOS晶体管。

背景技术

集成电路可以含有延伸漏极金属氧化物半导体（MOS）晶体管，该晶体管工作在显著高于晶体管的最大栅极电压的漏极电压下。例如，延伸漏极晶体管可以工作在20伏的漏极电压，并具有3.3伏的最大栅极电压。延伸漏极晶体管可以在漏极接触有源区和栅极之间包括漏极漂移区；该漏极漂移区会在漏极偏压施加到漏极接触有源区时耗尽，以便减小在栅极下的栅极介电层上的电场。形成漏极漂移区是为了提供漏极工作电压的期望值、当晶体管断开时的击穿电压（也称为BVDSS）的期望值、当晶体管开启时的击穿电压（也称为BVDII）的期望值以及晶体管面积的期望值，这会需要折衷，从而不期望地增加集成电路制造成本或复杂性，或降低集成电路性能。

发明内容

可以通过如下工艺顺序形成含有延伸漏极MOS晶体管的集成电路，该工艺顺序包括：形成漂移区注入掩模，以便暴露有待离子注入以掺杂漂移区的区域中的集成电路的现有顶表面。漂移区注入掩模具有暴露区的指状物，其与随后邻接延伸漏极MOS晶体管的沟道区的区域中的掩模材料的指状物交替。交替的暴露指状物和掩模指状物延伸超过源极/沟道有源区，但不延伸到与源极/沟道有源区相对布置的漏极接触有源区。执行漂移区离子注入工艺，该工艺将用于漂移区的掺杂剂注入到由漂移区注入掩模暴露的区域下面的集成电路衬底中。掩模指状物阻挡注入掺杂剂到达掩模指状物正下方的衬底。在一个或更多随后退火工艺期间，注入掺杂剂扩散并变得激活。在一个实施例中，源自相邻横向掺杂条纹的掺杂剂充分横向扩散，从而反向掺杂衬底并形成连续漂移区。在另一实施例中，在横向掺杂条纹之间的衬底材料保持与横向掺杂条纹相反的导电类型，其中相邻掺杂指状物之间的横向累积掺杂密度从1×10¹²cm^-2到5×10¹²cm^-2。

附图说明

图1A和1B是含有根据实施例形成的、以连续的制造阶段方式描绘的延伸漏极MOS晶体管（以下称为MOS晶体管）的集成电路的剖面透视图。

图2A和2B是含有根据另一个实施例形成的、以连续的制造阶段方式描绘的延伸漏极MOS晶体管（以下称为MOS晶体管）的集成电路的剖面透视图。

图3A和3B是含有根据进一步的实施例形成的延伸漏极MOS晶体管（以下称为MOS晶体管）的集成电路的顶视图。

图4A和4B是含有根据实施例形成的多个延伸漏极MOS晶体管（以下称为MOS晶体管）的集成电路的顶视图。

具体实施方式

可以由包括如下步骤的工艺顺序形成含有延伸漏极MOS晶体管的集成电路：形成漂移区注入掩模，以便将集成电路的现有顶表面暴露在有待离子注入以掺杂漂移区的区域中。漂移区注入掩模具有指状暴露区，其与将随后邻接延伸漏极MOS晶体管的沟道区的区域中的指状掩模材料交替。交替的暴露指状物和掩模指状物延伸超过源极/沟道有源区，但不延伸到与源极/沟道有源区相对布置的漏极接触有源区。执行漂移区离子注入工艺，该工艺将用于漂移区的掺杂剂注入到由漂移区注入掩模暴露的区域下面的集成电路衬底中。掩模指状物阻挡注入的掺杂剂到达掩模指状物正下方的衬底。在一个或更多随后退火工艺期间，注入的掺杂剂扩散并变得激活。在栅极下面的漂移区的平均掺杂密度比在漏极接触有源区的漂移区的平均掺杂密度低至少25%。在一个实施例中，掺杂剂充分横向扩散，从而反向掺杂衬底并形成连续漂移区。在另一实施例中，在漂移指状物之间的衬底材料保持与横向掺杂条纹（striation）相反的导电类型，其中相邻掺杂指状物之间的横向累积掺杂密度从1×10¹²cm^-2到5×10¹²cm^-2。稀释比是根据实施例形成的MOS晶体管的源极/沟道有源区处的漏极漂移区中的n型掺杂剂的平均密度与漏极接触有源区处的漏极漂移区中的n型掺杂剂的平均密度的比率。

第二延伸漏极MOS晶体管可以如上面描述在集成电路中形成，与第一晶体管的类似比率相比，其栅极下的漂移区的平均掺杂密度与漏极接触有源区处的漂移区的平均掺杂密度的比率较低。

为了描述目的，术语“基本相等”理解为，意味着在制造容差或在实施例的制造期间遇到的非计划的变化内相等。